[發明專利]一種邏輯芯片以及包含該邏輯芯片的板卡裝置

有效

• 申請號: 201410559831.2
• 申請日: 2014-10-20
• 公開（公告）號: CN104298579A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 王磊
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26;G06F1/16
• 代理公司: 北京鑫媛睿博知識產權代理有限公司 11297
• 代理人: 龔家驊

技術領域

本發明涉及了通信技術領域，尤其是涉及了一種讀邏輯芯片以及包含該邏輯芯片的板卡裝置。

背景技術

復雜數字電路板卡中存在一個邏輯芯片，用于與BMC(Board?Management?Controller，板卡管理控制器)配合實現對板卡關鍵信號的管控，并實現板卡運行所需輔助功能。邏輯芯片由CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)或FPGA(Field?Programmable?Gate?Array，現場可編程門陣列)實現，邏輯芯片功能包括：生成系統復位時序，分配復位和中斷信號。實現對處理器或其它功能芯片、模塊的配置或管理。實現局部接口轉換、多路選擇、總線分配功能。實現電源PGOOD(Power?Good，電源正確)監測、異常復位記錄、板卡硬件看門狗、板卡主/備用切換、硬件定時器等功能。

在上述功能中，邏輯芯片可以獨立完成的功能包括復位時序、上電配置等。對于其它功能，邏輯芯片需要與處理器配合才能夠完成。在一般情況下，邏輯芯片與處理器之間通過一組狀態控制寄存器實現狀態信息與控制信息的交互，即處理器將控制信息寫入狀態控制寄存器，觸發邏輯芯片產生相關功能，邏輯芯片將狀態信息寫入狀態控制寄存器，供處理器讀取。

現有技術中，邏輯芯片的功能調試需要依賴于處理器對狀態控制寄存器的讀寫操作，因此，需要首先生成簡化的邏輯版本，以使處理器完成啟動，并對處理器與邏輯芯片之間的寄存器讀寫接口進行調試。進一步的，在寄存器讀寫接口調試完成之后，才能夠逐步完成邏輯芯片的功能調試。

由于邏輯芯片的功能調試與處理器的調試之間存在依賴關系，導致調試過程需要順序進行，效率較低。由于邏輯芯片對處理器的復位信號有著重要影響，可能導致在調試過程中引起處理器異常復位，使調試流程意外中斷。

發明內容

本發明實施例提供一種邏輯芯片以及包含該邏輯芯片的板卡裝置，以避免邏輯芯片的功能調試與處理器的調試之間存在依賴關系，提高調試效率。

本發明實施例提供一種邏輯芯片，所述邏輯芯片具體包括串口控制臺模塊、和狀態控制寄存器；所述串口控制臺模塊，用于接收來自用戶設備的用于讀寫所述狀態控制寄存器的讀寫信息，并按照所述讀寫信息對所述狀態控制寄存器進行讀寫處理；以及，獲得所述狀態控制寄存器對應的讀寫處理結果，并將所述狀態控制寄存器對應的讀寫處理結果反饋給所述用戶設備。

所述邏輯芯片還包括MUX，所述MUX與所述串口控制臺模塊連接，且所述MUX與所述狀態控制寄存器連接；其中，所述MUX，用于在接收到判決信號時，確定工作模式為調試模式，并保持所述MUX與所述串口控制臺模塊之間的連接，以使所述串口控制臺模塊通過所述MUX與所述狀態控制寄存器連接，并由所述串口控制臺模塊對所述狀態控制寄存器進行讀寫處理。

所述串口控制臺模塊，具體用于在收到來自所述用戶設備的用于讀寫所述狀態控制寄存器的字符串格式的讀寫信息之后，利用美國信息交換標準ASCII編碼解析功能將所述字符串格式的讀寫信息翻譯為二進制格式的讀寫信息，并按照所述二進制格式的讀寫信息對所述狀態控制寄存器進行讀寫處理；以及，在獲得所述狀態控制寄存器對應的二進制格式的讀寫處理結果之后，利用ASCII編碼解析功能將所述二進制格式的讀寫處理結果翻譯為所述狀態控制寄存器對應的字符串格式的讀寫處理結果，并將所述狀態控制寄存器對應的字符串格式的讀寫處理結果反饋給所述用戶設備。

所述串口控制臺模塊具體包括：串口控制器、命令接收狀態機、控制臺狀態機、命令解析狀態機、命令處理狀態機和打印服務狀態機；

所述串口控制器，用于接收來自所述用戶設備的用于讀寫所述狀態控制寄存器的讀寫信息，并將所述讀寫信息發送給所述命令接收狀態機；

所述命令接收狀態機，用于將所述讀寫信息存儲到接收緩存中，并當所述讀寫信息為有效信息時，將所述讀寫信息存儲到命令緩存中，并通知所述控制臺狀態機進行操作；

所述控制臺狀態機，用于在得到操作命令后，通知命令解析狀態機對所述讀寫信息進行解析，并通知命令處理狀態機對所述讀寫信息進行處理；

所述命令解析狀態機，用于將讀寫信息拆分為命令、地址和數據信息；

所述命令處理狀態機，用于生成寄存器讀寫接口時序，并保存數據信息；

所述打印服務狀態機，用于監測控制臺狀態機運行狀態，提供打印信息。