[發明專利]多電壓域的輸入/輸出緩沖器

有效

• 申請號: 201410559473.5
• 申請日: 2014-10-20
• 公開（公告）號: CN104270143B
• 公開（公告）日: 2018-04-10
• 發明（設計）人: 陳臣
• 申請（專利權）人: 深圳芯邦科技股份有限公司
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本發明涉及電子信息技術領域，更具體地說，涉及多電壓域的輸入/輸出緩沖器。

背景技術

當使用MOS作為輸入/輸出緩沖器的基本器件時，若所述輸入/輸出緩沖器的工作電壓與所述MOS的耐壓值不一致，則會存在下述問題：

其一，低耐壓值的MOS在高壓情況下應用時會發生過壓擊穿。雖然將多個低耐壓值的MOS進行疊加后可增強其抗壓能力，但勢必會造成所述輸入/輸出緩沖器面積過大，同時會使所述輸入/輸出緩沖器中的ESD(Electro-Static discharge，靜電泄放)設計過于復雜；

其二，MOS的耐壓值越高，閾值電壓就越高，而閾值電壓越高的MOS在低壓情況下應用時，其過驅動電壓隨PVT(process-voltage-temperature，工藝-電壓-溫度)變化而產生的變化范圍就越大，容易超出允許的變化范圍而直接影響到所述輸入/輸出緩沖器的性能；并且，對于所述MOS中的PMOS和NMOS而言，當兩者的過驅動電壓受PVT影響而變化方向不一致甚至完全相反時，則上述影響會更加惡劣。

因此，如何在避免上述負面影響的前提下，實現輸入/輸出緩沖器的多電壓域設計(即能夠兼容多種工作電壓的設計)，成為本領域技術人員亟待解決的問題。

發明內容

有鑒于此，本發明提供一種多電壓域的輸入/輸出緩沖器，以在不增加輸入/輸出緩沖器的面積和ESD設計難度、并改善所述輸入/輸出緩沖器的性能的前提下，實現所述輸入/輸出緩沖器的多電壓域設計。

一種多電壓域的輸入/輸出緩沖器，包括預驅動級和驅動級，其中，所述驅動級包括PMOS和NMOS這兩個MOS，所述PMOS的漏極接所述NMOS的漏極，所述PMOS的源極接工作電源，所述NMOS的源極接地，所述PMOS和所述NMOS的柵極均接所述預驅動級的輸出端，此外還包括：

與所述預驅動級的正電源輸入端相連的第一供電源；

與所述預驅動級的負電源輸入端相連的第二供電源；

以及分別與所述工作電源、所述第一供電源和所述第二供電源相連的電壓域識別電路，用于根據所述工作電源的輸出電壓確定所述第一供電源和所述第二供電源的輸出電壓；

其中，所述輸入/輸出緩沖器中的MOS均為耐壓值等于所述輸入/輸出緩沖器的最高電壓域的正電壓的MOS；所述第一供電源的輸出電壓＝(所述工作電源的輸出電壓+所述最高電壓域的正電壓)/2；所述第二供電源的輸出電壓＝所述第一供電源的輸出電壓－所述最高電壓域的正電壓。

其中，當所述輸入/輸出緩沖器中的MOS均為耐壓值等于3.3V的MOS時，所述輸入/輸出緩沖器的兼容電壓域包括3.3V電壓域、2.5V電壓域、1.8V電壓域和1.2V電壓域。

其中，當所述輸入/輸出緩沖器中的MOS均為耐壓值等于2.5V的MOS時，所述輸入/輸出緩沖器的兼容電壓域包括2.5V電壓域、1.8V電壓域和1.2V電壓域。

其中，當所述輸入/輸出緩沖器中的MOS均為耐壓值等于1.8V的MOS時，所述輸入/輸出緩沖器的兼容電壓域包括1.8V電壓域和1.2V電壓域。

其中，所述第一供電源為線性穩壓器。

其中，所述第二供電源為負壓電荷泵。

從上述的技術方案可以看出，本發明以耐壓值等于輸入/輸出緩沖器的最高電壓域的正電壓的MOS作為構建所述輸入/輸出緩沖器中的預驅動級和驅動級的基本器件，從而，避免了MOS在高壓應用時發生過壓擊穿，解決了因疊加MOS造成的輸入/輸出緩沖器的面積過大、ESD設計過于復雜的問題；同時，本發明根據所述輸入/輸出緩沖器的工作電壓實時調整所述預驅動級的輸出電壓，以增大低壓應用下的所述驅動級中的PMOS和NMOS的柵源電壓的絕對值，從而，使所述PMOS和所述NMOS的過驅動電壓隨PVT變化而產生的變化范圍明顯減小，改善了所述輸入/輸出緩沖器的性能。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例公開的多電壓域的輸入/輸出緩沖器結構示意圖。

具體實施方式

為了引用和清楚起見，下文中使用的技術名詞、簡寫或縮寫總結如下：