[發明專利]脈沖產生器

有效

• 申請號: 201410558226.3
• 申請日: 2014-10-20
• 公開（公告）號: CN105591631B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 杜盈德
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 湯在彥

本發明提供了一種脈沖產生器，包括一反相器、一鎖存器、一延遲模塊以及一邏輯電路。反相器接收一輸入時脈。鎖存器的第一輸入端耦接反相器。延遲模塊的輸入端耦接鎖存器的輸出端。延遲模塊的輸出端耦接鎖存器的第二輸入端。邏輯電路耦接反相器、鎖存器的輸出端與延遲模塊的輸入端，用以提供一輸出時脈。本發明可以提高存儲器存儲數據的效率。

技術領域

本發明是有關于一種脈沖產生器，特別是有關于一種根據不同的輸入時脈產生相對應的輸出時脈的脈沖產生器。

背景技術

隨著科技的進步，電子裝置的種類及功能愈來愈多。電子裝置的內部具有許多處理電路。所述處理電路根據相對應的時脈信號而動作。為了提供適當的時脈信號，需要一時脈產生器，用以產生合適的時脈信號給處理電路。

發明內容

本發明提供一種脈沖產生器，可以提高存儲器存儲數據的效率。

本發明提供一種脈沖產生器，包括一反相器、一鎖存器、一延遲模塊以及一邏輯電路。反相器接收一輸入時脈。鎖存器具有一第一輸入端、一第二輸入端以及一輸出端。鎖存器的第一輸入端耦接反相器。延遲模塊具有一輸入端以及一輸出端。延遲模塊的輸入端耦接鎖存器的輸出端。延遲模塊的輸出端耦接鎖存器的第二輸入端。邏輯電路耦接反相器、鎖存器的輸出端與延遲模塊的輸出端，用以提供一輸出時脈。

本發明的技術效果在于：提供一種脈沖產生器，可在外部時脈的頻率較低時，另外產生一脈沖持續時間較短的輸出時脈信號給存儲器的內部電路使用，用以在預定時間內，擷取到正確的數據。

為讓本發明的特征和優點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1A及圖1B為本發明的脈沖產生器的方塊示意圖。

圖2A及圖2B為輸出時脈與輸入時脈的關系示意圖。

圖3及圖4為本發明的脈沖產生器的可能實施例。

圖5A及圖5B為本發明的產生時脈信號的可能流程示意圖。

符號說明：

100A、100B、300、400：脈沖產生器；

102、410：反相器；

104、404：鎖存器；

106、406：邏輯電路；

108、408：延遲模塊；

302、304：與非門；

412、414、416：或非門；

312：與門；

321～32n、421～42n：緩沖器；

CLK_IN、CLK_IN1、CLK_IN2：輸入時脈；

CLK_OUT、CLK_OUT1、CLK_OUT2：輸出時脈；

202、204、206、208：持續時間；

IP、IP1～IP3：輸入端；

OT：輸出端；

S510、S512、S514、S516：步驟。

具體實施方式