[發明專利]一種高速鐘控比較器

在審

• 申請號: 201410556380.7
• 申請日: 2014-10-20
• 公開（公告）號: CN104333358A
• 公開（公告）日: 2015-02-04
• 發明（設計）人: 李亮
• 申請（專利權）人: 蘇州市職業大學
• 主分類號: H03K5/22
• 分類號: H03K5/22;H03M1/12
• 代理公司: 蘇州銘浩知識產權代理事務所(普通合伙) 32246
• 代理人: 王軍

1.一種高速鐘控比較器，其特征在于：包含預放大級電路、時鐘電路；所述預放大級電路，包含差分輸入級晶體管M4、差分輸入級晶體管M5、輸入差分對管的有源負載為晶體管M0、輸入差分對管的有源負載為晶體管M1、尾電流源晶體管M6、時鐘控制晶體管M11、次級放大晶體管M2、次級放大晶體管M3、次級放大的有源負載為晶體管M9、次級放大的有源負載為晶體管M10、時鐘控制晶體管M12；所述輸入差分對管的有源負載為晶體管M0與差分輸入級晶體管M4串聯后，與串聯的輸入差分對管的有源負載為晶體管M1和差分輸入級晶體管M5并聯；所述尾電流源晶體管M6分別與差分輸入級晶體管M4、差分輸入級晶體管M5相連；所述時鐘控制晶體管M11與尾電流源晶體管M6相連，并受時鐘電路控制；所述次級放大晶體管M2與輸入差分對管的有源負載為晶體管M0相連，同時并與次級放大的有源負載為晶體管M10相連；所述次級放大晶體管M3與輸入差分對管的有源負載為晶體管M1相連，同時并與次級放大的有源負載為晶體管M9相連；所述次級放大的有源負載為晶體管M9、次級放大的有源負載為晶體管M10分別與時鐘控制晶體管M12相連，并受并受時鐘電路控制；當時鐘電路的信號CLK為高電平時工作，采集差分輸入端需比較的電壓信號；在時鐘電路的信號CLK為低電平時，時鐘控制晶體管M11、M12關閉，預放大級電路不工作，從而降低了功耗。

2.根據權利要求1所述的高速鐘控比較器，其特征在于：所述差分輸入級晶體管M4、M5采用最小溝道長度以提高速度。

3.根據權利要求1或2所述的高速鐘控比較器，其特征在于：還包含判斷級電路，所述判斷級電路，包含晶體管M7、晶體管M8、時鐘控制晶體管M14、時鐘控制晶體管M15；所述晶體管M7與時鐘控制晶體管M14相連后與串聯的晶體管M8和時鐘控制晶體管M15并聯，同時晶體管M7、M8柵極交叉互連，實現正反饋，以提高判斷電路的增益；所述時鐘控制晶體管M14與次級放大晶體管M2相連；所述時鐘控制晶體管M15與次級放大晶體管M3相連；當時鐘電路的信號CLK為低電平時，時鐘控制晶體管M14、M15導通，判斷級電路工作。

4.根據權利要求3所述的高速鐘控比較器，其特征在于：所述晶體管M7、晶體管M8分別與柵漏短接的晶體管M13相連。