[發明專利]半導體襯底、器件及其制造方法

在審

• 申請號: 201410553521.X
• 申請日: 2014-10-17
• 公開（公告）號: CN105575877A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 許靜;閆江;唐兆云;王紅麗;唐波;徐燁鋒;李春龍;楊萌萌;陳邦明
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/12
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;吳蘭柱

技術領域

本發明涉及半導體器件領域，特別涉及一種半導體襯底、器件及其制 造方法。

背景技術

隨著器件尺寸的不斷縮小，單位面積芯片上的器件數目越來越多，這 會導致動態功耗的增加，同時，器件尺寸的不斷縮小必然引起漏電流的增 加，進而引起靜態功耗的增加，而隨著半導體器件的高度集成，MOSFET溝 道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應變得愈發 顯著，甚至成為影響器件性能的主導因素，這種現象統稱為短溝道效應。短溝 道效應會惡化器件的電學性能，如造成柵極閾值電壓下降、功耗增加以及信噪 比下降等問題。

SOI襯底是在硅的下方嵌入了二氧化硅層，相對于體硅器件，SOI襯底 形成的器件可以明顯減小漏電流和功耗，改善短溝道效應，具有明顯的性 能優勢。然而，SOI襯底的造價較高，并需要更大的器件面積以避免浮體 效應(FloatingBodyEffect)，難以滿足器件高度集成化的要求，此外，由 于嵌入了二氧化硅層，其器件的散熱性能受到影響。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，提供一種半導體襯底、 器件及其制造方法。

一種半導體襯底的制造方法，包括：

提供體襯底；

刻蝕襯底，以形成有源區和溝槽，有源區的表面上形成有掩膜層；

繼續刻蝕襯底，以在有源區下形成開口；

填充溝槽及開口，以形成隔離和絕緣層。

可選的，刻蝕襯底，以形成有源區和溝槽，有源區的表面上形成有掩 膜層的步驟包括：

在襯底上形成第一掩膜層；

刻蝕襯底，以形成有源區和溝槽；

在有源區的側壁上形成第二掩膜層的側墻。

可選的，體襯底為體硅襯底，繼續刻蝕襯底，以在有源區下形成開口 的步驟包括：先進行各向同性的干法刻蝕；而后至少進行一次選擇性刻蝕， 選擇性刻蝕的步驟包括：進行帶角度的鍺離子注入，并選用對鍺具有高選 擇性的硅鍺刻蝕劑進行濕法腐蝕。

可選的，濕法刻蝕的刻蝕劑為HF、H2O2、CH3COOH和H2O的混合溶 液。

可選的，在填充溝槽之前，還包括步驟：去除有源區側壁上的掩膜層； 進行氧化工藝。

可選的，采用HARP、TEOS或HDP氧化物填充溝槽及開口，以形成 隔離和絕緣層。

此外，本發明還提供了利用半導體襯底形成半導體器件的方法，在利 用上述任一方法形成半導體襯底后，去除有源區的上表面上的掩膜層；在 有源區上形成器件結構。

此外，本發明還提供了利用上述方法形成的半導體襯底，包括：

體襯底；

體襯底中的有源區；

有源區間的溝槽中的隔離；

有源區端部下、與隔離相接的絕緣層。

可選的，還包括：氧化物層，位于襯底與隔離及絕緣層之間。

此外，本發明還提供了一種半導體器件，包括上述半導體襯底，以及 有源區上的器件結構。

本發明實施例提供的半導體襯底、器件及其制造方法，利用體襯底在 有源區端部的下方刻蝕出開口，在進行填充后，在有源區端部的下方形成 絕緣層，這樣，在有源區上形成器件后，由于絕緣層的存在，明顯減小了 器件的漏電流和功耗，增加了器件的集成度，起到類似SOI器件的效果。 而與SOI器件相比，具有更好的散熱性能且避免了浮體效應的產生，且避 免了SOI晶圓成本過高的限制。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描 述中將變得明顯和容易理解，其中：

圖1示出了根據本發明實施例的半導體器件的制造方法的流程圖；

圖2-圖10示出了根據本發明實施例的半導體器件的各個形成階段的示 意圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其 中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功 能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發 明，而不能解釋為對本發明的限制。