[發明專利]處理器及存取存儲器的方法

有效

• 申請號: 201410552666.8
• 申請日: 2014-10-17
• 公開（公告）號: CN105573933B
• 公開（公告）日: 2018-10-09
• 發明（設計）人: 賴奇劭;張雅閔
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F13/18
• 分類號: G06F13/18;G06F3/06
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

1.一種處理器，包含有：

多個儲存模塊，分別用以儲存多個讀取/寫入指令，其中該多個讀取/寫入指令用來要求讀取/寫入位于該處理器外部的一存儲器；以及

一仲裁器，耦接于該多個儲存模塊，用以接收來自該多個儲存模塊的該多個讀取/寫入指令，并安排該多個讀取/寫入指令傳送到一存儲器控制器的順序，其中該仲裁器包含了至少一第一級仲裁電路以及一第二級仲裁電路，其中該第一級仲裁電路用以接收該多個儲存模塊中一特定儲存模塊的讀取/寫入指令，并安排來自該特定儲存模塊的讀取/寫入指令傳送到該第二級仲裁電路的順序；以及該第二級仲裁電路接收來自該多個儲存模塊的該多個讀取/寫入指令，并安排該多個讀取/寫入指令傳送到該存儲器控制器的順序；

一第一先進先出緩存器，用以儲存已經從該特定儲存模塊傳送至該第二級仲裁電路的讀取/寫入指令所讀取/寫入的該存儲器的區塊地址；以及

一第二先進先出緩存器，用以儲存已經傳送至該存儲器控制器的讀取/寫入指令所讀取/寫入的該存儲器的區塊地址；

其中該第一級仲裁電路根據該第一先進先出緩存器所儲存的區塊地址，優先傳送所讀取/寫入的區塊地址與該第一先進先出緩存器中所儲存的區塊地址不相同的讀取/寫入指令至該第二級仲裁電路；以及該第二級仲裁電路根據該第二先進先出緩存器所儲存的區塊地址，優先傳送所讀取/寫入的區塊地址與該第一先進先出緩存器中所儲存的區塊地址不相同的讀取/寫入指令至該存儲器控制器。

2.根據權利要求1所述的處理器，其中該仲裁器根據已經傳送至該存儲器控制器之讀取/寫入指令，以安排該多個讀取/寫入指令傳送到該存儲器控制器的順序。

3.根據權利要求2所述的處理器，其中該仲裁器根據已經傳送至該存儲器控制器之讀取/寫入指令所讀取/寫入之該存儲器的區塊地址，以安排該多個讀取/寫入指令傳送到該存儲器控制器的順序。

4.根據權利要求1所述的處理器，其中該特定儲存模塊僅用來儲存讀取指令。

5.根據權利要求1所述的處理器，其中該多個儲存模塊包含L1指令高速緩存、L1數據高速緩存、L2高速緩存、寫入緩沖器、轉換后備緩沖器中至少其二。

6.一種存取一存儲器的方法，包含有：

接收分別來自多個儲存模塊的多個讀取/寫入指令，其中該多個讀取/寫入指令用來要求讀取/寫入該存儲器；以及

安排該多個讀取/寫入指令傳送到一存儲器控制器的順序；

其中安排該多個讀取/寫入指令傳送到該存儲器控制器的順序的步驟由位于一處理器中的一仲裁器來執行，該仲裁器包含了至少一第一級仲裁電路以及一第二級仲裁電路，且安排該多個讀取/寫入指令傳送到該存儲器控制器的順序的步驟包含有：

使用該第一級仲裁電路以接收該多個儲存模塊中一特定儲存模塊的讀取/寫入指令，并安排來自該特定儲存模塊的讀取/寫入指令傳送到該第二級仲裁電路的順序；以及

使用該第二級仲裁電路來接收來自該多個儲存模塊的該多個讀取/寫入指令，并安排該多個讀取/寫入指令傳送到該存儲器控制器的順序；

其中，所述方法還包括：

提供一第一先進先出緩存器，以儲存已經從該特定儲存模塊傳送至該第二級仲裁電路的讀取/寫入指令所讀取/寫入的該存儲器的區塊地址；以及

提供一第二先進先出緩存器，以儲存已經傳送至該存儲器控制器的讀取/寫入指令所讀取/寫入的該存儲器的區塊地址；以及

安排該多個讀取/寫入指令傳送到該存儲器控制器的順序的步驟包含有：

根據該第一先進先出緩存器所儲存的區塊地址，優先傳送所讀取/寫入的區塊地址與該第一先進先出緩存器中所儲存的區塊地址不相同的讀取/寫入指令至該第二級仲裁電路；以及

根據該第二先進先出緩存器所儲存的區塊地址，優先傳送所讀取/寫入的區塊地址與該第一先進先出緩存器中所儲存的區塊地址不相同的讀取/寫入指令至該存儲器控制器。

7.根據權利要求6所述的方法，其中安排該多個讀取/寫入指令傳送到該存儲器控制器的順序的步驟包含有：

根據已經傳送至該存儲器控制器之讀取/寫入指令，以安排該多個讀取/寫入指令傳送到該存儲器控制器的順序。