[發(fā)明專利]一種IO接口電平轉(zhuǎn)換電路及IO接口電平轉(zhuǎn)換方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410549552.8
• 申請(qǐng)日: 2014-10-16
• 公開（公告）號(hào): CN105577165B
• 公開（公告）日: 2019-03-12
• 發(fā)明（設(shè)計(jì)）人: 崔海良
• 申請(qǐng)（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 蔣雅潔;張穎玲

本發(fā)明提供了一種IO接口電平轉(zhuǎn)換電路，包括：中間電平產(chǎn)生電路、電平轉(zhuǎn)換電路，其中，所述中間電平產(chǎn)生電路，用于提供IO接口的中間電平Vdd_io；所述電平轉(zhuǎn)換電路，用于根據(jù)IO接口的中間電平Vdd_io，將外部邏輯信號(hào)轉(zhuǎn)換為芯片內(nèi)部電源域的信號(hào)。本發(fā)明還提供了一種IO接口電平轉(zhuǎn)換方法。

技術(shù)領(lǐng)域

本發(fā)明涉及電源管理技術(shù)，尤其涉及一種IO接口電平轉(zhuǎn)換電路及IO接口電平轉(zhuǎn)換方法。

背景技術(shù)

隨著芯片應(yīng)用范圍的不斷拓展，芯片和外部Host之間需要進(jìn)行實(shí)時(shí)的通信，以接受Host發(fā)出的指令來執(zhí)行相應(yīng)的動(dòng)作，這就要求芯片必須具備IO接口電路，要將外部Host的指令傳入芯片內(nèi)部或是將芯片的執(zhí)行結(jié)果反饋給外部Host。因此，IO接口電路需要解決信號(hào)電平轉(zhuǎn)換和信號(hào)驅(qū)動(dòng)問題。目前的IO接口電路實(shí)現(xiàn)電平轉(zhuǎn)換的方法是將芯片外部Host的接口電平引入芯片內(nèi)部和芯片的內(nèi)部電源做電平轉(zhuǎn)換或是在內(nèi)部利用低壓差線性穩(wěn)壓器(LDO，Low Dropout Regulator)產(chǎn)生外部的接口電源。

如果通過將芯片Host的接口電平引入芯片內(nèi)部，和內(nèi)部電源做電平轉(zhuǎn)換來實(shí)現(xiàn)電平轉(zhuǎn)換，則需要專用一個(gè)引腳來引入IO接口電平，這必然會(huì)使芯片增加一個(gè)引腳，在芯片的banding、封裝等環(huán)節(jié)會(huì)增加芯片的成本，使芯片的競(jìng)爭(zhēng)力下降；如果是利用內(nèi)部LDO產(chǎn)生外部的接口電源來實(shí)現(xiàn)電平轉(zhuǎn)換，則需要同時(shí)產(chǎn)生LDO的基準(zhǔn)電壓和電流，增加芯片實(shí)現(xiàn)的復(fù)雜度，增大芯片的待機(jī)功耗，減小芯片的適用范圍。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例期望提供一種IO接口電平轉(zhuǎn)換電路及IO接口電平轉(zhuǎn)換方法，能夠克服現(xiàn)有技術(shù)中芯片的成本高、實(shí)現(xiàn)困難，功耗大、適用范圍小等問題。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供了一種IO接口電平轉(zhuǎn)換電路，包括：中間電平產(chǎn)生電路、電平轉(zhuǎn)換電路，其中，

所述中間電平產(chǎn)生電路，用于提供IO接口的中間電平Vdd_io；

所述電平轉(zhuǎn)換電路，用于根據(jù)IO接口的中間電平Vdd_io，將外部邏輯信號(hào)轉(zhuǎn)換為芯片內(nèi)部電源域的信號(hào)。

上述方案中，所述中間電平產(chǎn)生電路包括：電流鏡單元、中間電平產(chǎn)生單元，其中，

所述電流鏡單元，用于根據(jù)電流沉，為中間電平產(chǎn)生單元提供偏置電流；

所述中間電平產(chǎn)生單元，用于在所述偏置電流作用下，提供IO接口的中間電平Vdd_io。

上述方案中，所述電流鏡單元包括PM1與PM2，其中，所述PM1的柵極和漏極與PM2的柵極連接，形成電流鏡；

所述中間電平產(chǎn)生單元包括PM0、NM0、NM1、NM3、NM4；其中，所述PM0、NM0、NM3、NM4以二極管形式進(jìn)行連接，用于使輸出的IO接口的中間電平Vdd_io為NM0的柵源電壓和PM0的柵源電壓之和。

上述方案中，所述NM1為NM4提供偏置電流，用于避免由于后級(jí)空載使得NM4的柵源電壓為0造成輸出的IO接口的中間電平Vdd_io偏高。

上述方案中，所述NM0～NM4為NMOS管，所述PM0～PM2為PMOS管；或者，所述NM0～NM2為NMOS管，所述PM0為PMOS管，所述PM1、PM2以及NM3、NM4為耐高壓的DEMOS管。

上述方案中，所述中間電平產(chǎn)生電路還包括輸出濾波電容，用于穩(wěn)定所述中間電平產(chǎn)生電路的輸出電壓。

上述方案中，所述PM1的源極連接芯片內(nèi)部電源VDD，柵極、漏極短接并連接PM2的柵極和電流沉I0；

所述PM2的源極連接芯片內(nèi)部電源VDD，漏極連接NM3的漏極和NM3的柵極以及NM4的柵極；