[發明專利]半導體結構的形成方法

有效

• 申請號: 201410546263.2
• 申請日: 2014-10-15
• 公開（公告）號: CN105575908B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 何其暘;張翼英;鄭二虎;張城龍
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11548
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

一種半導體結構的形成方法，包括：提供具有隔離結構、柵極結構以及摻雜區的基底，且柵極結構頂部表面和側壁表面、基底表面以及隔離結構表面具有層間介質層；刻蝕層間介質層形成偽溝槽，偽溝槽側壁向兩側的層間介質層凹陷，且偽溝槽側壁表面具有第一凹陷度；形成覆蓋于偽溝槽側壁表面的側墻，使偽溝槽側壁表面具有小于第一凹陷度的第二凹陷度；形成覆蓋于側墻表面且填充滿偽溝槽的絕緣層；刻蝕去除所述層間介質層以及側墻，在相鄰絕緣層之間形成導電溝槽，導電溝槽底部暴露出摻雜區表面；形成填充滿導電溝槽的導電層。本發明提高位于導電溝槽側壁與摻雜區表面之間拐角處導電層的質量，提高半導體結構的電學性能及可靠性。

技術領域

本發明涉及半導體制作領域技術，特別涉及一種半導體結構的形成方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：邏輯晶體管、存儲器件和模擬電路，其中存儲器件在集成電路產品中占了相當大的比例。

在存儲器件中，近年來快閃存儲器(flash memory，簡稱閃存)的發展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度、易于擦除和重寫等多項優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

快閃存儲器根據陣列結構的不同，主要分與非門快閃存儲器(NAND Flash)和或非門快閃存儲器(NOR Flash)。NOR型快閃存儲器具有高存儲器單元且能夠高速工作的優點。在NOR型快閃存儲器中，多個存儲器單元由一條字線所控制讀寫，單個存儲單元連接在位線以及公共源極線之間。

然而，現有技術形成的快閃存儲器的電學性能有待提高。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，提高形成的導電溝槽的形貌，從而提高形成的導電層的質量，優化半導體結構的電學性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底，所述基底內具有隔離結構，相鄰隔離結構之間的基底表面形成有柵極結構，所述柵極結構兩側的基底內形成有摻雜區，且基底表面、隔離結構表面以及柵極結構頂部和側壁表面具有層間介質層；刻蝕所述層間介質層，在所述層間介質層內形成偽溝槽，所述偽溝槽暴露出隔離結構表面以及柵極結構側壁表面，且所述偽溝槽側壁向層間介質層凹陷，向層間介質層凹陷的偽溝槽側壁表面具有第一凹陷度；形成覆蓋于所述偽溝槽側壁表面的側墻，使所述偽溝槽側壁表面具有第二凹陷度，且第二凹陷度小于第一凹陷度；形成覆蓋于所述側墻表面且填充滿偽溝槽的絕緣層；在形成絕緣層后，刻蝕去除所述層間介質層以及側墻，在相鄰絕緣層之間形成導電溝槽，所述導電溝槽底部暴露出摻雜區表面；形成填充滿所述導電溝槽的導電層。

可選的，形成所述側墻的工藝步驟包括：在形成偽溝槽后，形成覆蓋于層間介質層表面、偽溝槽底部和側壁表面的側墻膜；采用各向異性刻蝕工藝，刻蝕去除位于偽溝槽底部以及層間介質層頂部表面的側墻膜，形成覆蓋于所述偽溝槽側壁表面的側墻。

可選的，所述各向異性刻蝕工藝的工藝參數為：刻蝕氣體包括主刻蝕氣體和輔助刻蝕氣體，主刻蝕氣體包括C_xF_y氣體，輔助刻蝕氣體包括O₂、H₂、Ar、N₂或C_mH_nF_z中的一種或多種，刻蝕氣體總流量為10sccm至10000sccm，源功率為100瓦至5000瓦，偏置功率為0瓦至500瓦。

可選的，所述層間介質層和側墻的材料為氧化硅。

可選的，所述絕緣層的材料為氮化硅。

可選的，所述層間介質層和側墻的材料為氮化硅。

可選的，所述絕緣層的材料為氧化硅。

可選的，采用濕法刻蝕工藝，刻蝕去除所述層間介質層以及側墻。