[發明專利]封裝結構及其制法

在審

• 申請號: 201410545382.6
• 申請日: 2014-10-15
• 公開（公告）號: CN105428326A
• 公開（公告）日: 2016-03-23
• 發明（設計）人: 白裕呈;蕭惟中;邱士超;林俊賢;孫銘成;沈子杰;陳嘉成
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L23/31;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明有關一種封裝結構及其制法，尤指一種無需硬質板的封裝結構及其制法。

背景技術

隨著電子產業的蓬勃發展，許多高階電子產品都逐漸朝往輕、薄、短、小等高集積度方向發展，且隨著封裝技術的演進，晶片的封裝技術也越來越多樣化，半導體封裝件的尺寸或體積亦隨的不斷縮小，藉以使該半導體封裝件達到輕薄短小的目的。

圖1為現有的半導體封裝件，如圖所示，該半導體封裝件1包括：硬質板10、多個焊球11、晶片12、包覆層13、介電層14、線路層15、拒焊層16以及電子元件17。

該硬質板10具有相對的頂面10a與底面10b，該晶片12以其非作用面設置于該硬質板10的頂面10a上。

該包覆層13形成于該硬質板10的頂面10a上，以包覆該焊球11及該晶片12，并外露出該焊球11及晶片12的作用面。該介電層14形成于該包覆層13上，并具有多個開孔以外露出該焊球11及該晶片12的電極墊。

該線路層15形成于該介電層14上以電性連接該焊球11及該晶片12的電極墊。該拒焊層16形成于該介電層14及線路層15上，并外露部分該線路層15，以供該電子元件17電性連接。

然而，上述半導體封裝件的缺點在于，將包覆于包覆層內的晶片設置于硬質板上，使得該半導體封裝件的整體厚度較厚，導致該半導體封裝件的尺寸或體積較大、材料成本亦較高，遂難達到電子產品輕、薄、短、小的目標。

因此，如何克服上述現有技術的問題，并降低半導體封裝件的整體厚度，實為業界迫切待開發的方向。

發明內容

鑒于上述現有技術的缺失，本發明提供一種封裝結構及其制法，藉由將該半導體元件嵌埋于該封裝體中以降低整體封裝結構的厚度。

本發明的封裝結構，包括：具有相對的第一表面與第二表面的封裝體，該第一表面外露有多個第一電性連接墊與第二電性連接墊；嵌埋于該封裝體中的半導體元件，該半導體元件與該第一電性連接墊電性連接；以及多個嵌埋于該封裝體中的導電元件，且各該導電元件具有相對的第一端與第二端，以供該導電元件通過其第一端電性連接該第二電性連接墊，及供各該導電元件的第二端外露于該封裝體的第二表面。

本發明還提供一種封裝結構的制法，包括：提供一具有相對的頂面與底面的離型件；于該離型件的頂面上形成多個第一電性連接墊與第二電性連接墊；設置半導體元件于該第一電性連接墊上，使該半導體元件電性連接該第一電性連接墊，于各該第二電性連接墊上形成具有相對的第一端與第二端的導電元件，并于該離型件的頂面上形成具有相對的第一表面及第二表面的封裝體，以包覆該半導體元件與導電元件，其中，多個第一電性連接墊與第二電性連接墊外露于該封裝體的頂面，該多個導電元件的第二端外露于該封裝體的第二表面；以及移除該離型件。

本發明還提供一種封裝結構的制法，包括：提供一具有相對的頂面與底面的離型件；于該離型件的頂面上形成外露部分該頂面的圖案化的第一介電層；于外露的該離型件的部分頂面上形成多個第一電性連接墊與第二電性連接墊；以及設置半導體元件于該第一電性連接墊上，使該半導體元件電性連接該第一電性連接墊，于各該第二電性連接墊上形成具有相對的第一端與第二端的導電元件，并于該第一介電層上形成第二介電層，且令該導電元件與該半導體元件嵌埋于該第二介電層之中，以通過該第一介電層與第二介電層構成封裝體，并使該封裝體的第一表面位于該第一介電層側，而該封裝體的第二表面位于該第二介電層側。

于本發明的封裝結構的制法的一實施方式中，形成該多個導電元件與第二介電層的步驟包括：于該第一介電層上形成該第二介電層；形成多個貫穿該第二介電層的貫孔，以外露出該等第二電性連接墊；以及于該等貫孔中形成該導電元件。

于本發明的封裝結構的制法的另一實施方式中，形成多個該導電元件與第二介電層的步驟包括：于該第二電性連接墊上形成該導電元件；以及于該第一介電層上形成包覆該導電元件的第二介電層。

于本發明的封裝結構的制法的一實施方式中，于形成該第二介電層之后，還包括移除部分厚度的該第二介電層，以使該導電元件的第二端外露于該封裝體的第二表面。