[發明專利]一種絕熱邏輯電路及一位全加器

有效

• 申請號: 201410542194.8
• 申請日: 2014-10-14
• 公開（公告）號: CN104410404B
• 公開（公告）日: 2017-08-04
• 發明（設計）人: 胡建平;耿燁亮
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 寧波奧圣專利代理事務所(普通合伙)33226
• 代理人: 程曉明

技術領域

本發明涉及一種絕熱電路結構，尤其是一種絕熱邏輯電路及一位全加器。

背景技術

如今集成電路技術設計工藝進入到納米階段，在芯片設計過程中，無論從芯片本身的成本和性能考慮，還是從電子信息產品的市場角度考慮，功耗大小已經成為衡量芯片性能的重要指標，因此低功耗設計成為目前芯片設計的熱點和難點。

絕熱電路又稱為能量恢復電路，在最近一段時期被廣泛運用在大規模集成電路設計中，是一種新型的低功耗電路設計技術。它的基本原理是采用交流電源對其供電，通過回收節點電容的電荷，多次重復利用電路里的能量，從而實現低功耗的效果，因此絕熱電路對集成電路的能耗的降低作用較為明顯。

傳統絕熱電路一般采用雙軌輸入雙軌輸出的信號傳輸結構。輸入信號采用雙軌結構使電路布局布線帶來困難，而且采用雙軌輸入雙軌輸出的信號傳輸結構，需要對稱的邏輯輸入信號，因此晶體管的數量比較多，使得在設計中布局布線比較復雜；某些傳統絕熱邏輯電路的輸出節點懸空，使得輸出電平易因寄生電容的耦合作用受到電路中噪聲的影響，造成電路無法正常工作；另外，有些傳統絕熱電路輸出達不到全擺幅，如電荷有效恢復邏輯(Efficient Charge Recovery Logic，簡稱ECRL)電路，造成電路產生較多的能量損耗。

發明內容

本發明所要解決的技術問題是提供一種功耗較小且在電路設計中布局布線簡單的絕熱邏輯電路。

本發明解決上述技術問題所采用的技術方案為：一種絕熱邏輯電路，其特征在于包括邏輯賦值電路、能量恢復電路和第一NMOS管，所述的能量恢復電路由第一PMOS管和第二PMOS管構成，所述的第一PMOS管的漏極分別與所述的第一PMOS管的襯底、所述的第二PMOS管的漏極、所述的第二PMOS管的襯底及外部功率時鐘信號端連接，所述的第一PMOS管的柵極分別與所述的第二PMOS管的源極及所述的第一NMOS管的漏極連接，所述的第一PMOS管的源極分別與所述的第二PMOS管的柵極、所述的邏輯賦值電路的能量傳輸端及所述的第一NMOS管的柵極連接，所述的邏輯賦值電路的接地端分別與外部接地端及所述的第一NMOS管的源極連接。

所述的邏輯賦值電路包括第二NMOS管，所述的第二NMOS管的漏極與所述的第一PMOS管的源極連接，所述的第二NMOS管的源極與外部接地端連接。采用以上結構的絕熱邏輯電路實現基本反相器電路的邏輯功能，而且，電路的輸出性能更好，大大降低了功耗。

所述的邏輯賦值電路包括第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管，所述的第五NMOS管的漏極分別與所述的第一PMOS管的源極及所述的第六NMOS管的漏極連接，所述的第五NMOS管的源極與所述的第七NMOS管的漏極連接，所述的第七NMOS管的源極分別與所述的第八NMOS管的源極及外部接地端連接，所述的第六NMOS管的源極與所述的第八NMOS管的漏極連接。采用以上邏輯賦值電路構成的絕熱邏輯電路實現異或/同或門的邏輯功能。

所述的邏輯賦值電路包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，所述的第九NMOS管的漏極分別與所述的第十NMOS管的漏極、所述的第十一NMOS管的漏極及所述的第一PMOS管的源極連接，所述的第九NMOS管的源極與所述的第十二NMOS管的漏極連接，所述的第九NMOS管的柵極與所述的第十一NMOS管的柵極連接，所述的第十二NMOS管的源極分別與外部接地端及所述的第十三NMOS管的源極連接，所述的第十NMOS管的源極分別與所述的第十一NMOS管的源極及所述的第十三NMOS管的漏極連接，所述的第十NMOS管的柵極與所述的第十二NMOS管的柵極連接。采用以上邏輯賦值電路構成的絕熱邏輯電路實現進位信號產生電路的邏輯功能，可用于組成一位全加器電路。