[發明專利]基于FPGA和DSP的DAB接收終端

在審

• 申請號: 201410541243.6
• 申請日: 2014-10-14
• 公開（公告）號: CN105577304A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 張從輝
• 申請（專利權）人: 張從輝
• 主分類號: H04H40/00
• 分類號: H04H40/00;H04N21/41
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及電子電路領域，具體地，涉及一種基于FPGA和DSP的DAB接收終端。

背景技術

與現行廣播相比，數字音頻廣播（DigitalAudioBroadcasting，簡稱DAB）這種新的傳輸系統憑借其諸多優點而引起了國際通信行業的矚目，并獲得了迅速的發展。我國廣播電影電視行業標準《30～3000MHz地面數字音頻廣播系統技術規范》自2006年6月1日起實施。該標準是DAB標準，適用于移動和固定接收機傳送高質量數字音頻節目和數據業務。

發明內容

為適應新的數字音頻廣播標準，本發明公開了一種基于FPGA和DSP的DAB接收終端。

本發明所述基于FPGA和DSP的DAB接收終端，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉換器組成；所述DSP連接解調支路，所述解調支路由互聯的DA轉換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲器。

優選的，還包括連接在FPGA和DSP上的JTAG接口。

優選的，還包括連接在FPGA上的LED測試接口。

優選的，所述FPGA為EP1S40；DSP為TMS320VC5510。

優選的，所述ADC為TLV5535。

優選的，所述DAC為AKM4352。

本發明所述基于FPGA和DSP的DAB接收終端系統設計開放靈活，可以實現多種廣播方式，預留資源豐富，可以依據選擇業務的不同進行不同的處理后分別產生聲音和圖像信號，并分別從喇叭或液晶顯示器等輸出終端輸出。

附圖說明

圖1是本發明一種具體實施方式示意圖。

具體實施方式

下面結合實施例及附圖，對本發明作進一步地的詳細說明，但本發明的實施方式不限于此。

本發明所述基于FPGA和DSP的DAB接收終端，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉換器組成；所述DSP連接解調支路，所述解調支路由互聯的DA轉換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲器。

數字音頻廣播（DAB）接收機完整的結構框圖如圖1所示。DAB信號從天線接收后進入高頻頭部分，選出所需的頻率塊，然后將選出的高頻信號送入混頻器，變為中心頻率為38.912MHz、帶寬為1.536MHz的中頻信號，中頻信號濾掉無用的頻譜部分后再經頻率變換和濾波，變為中心頻率為2.048MHz、帶寬為1.536MHz的基帶信號。然后進入ADC，采樣速率為8.192MHz，轉換成數字信號后進入FPGA。FPGA完成并串轉換，同步和解調，以及VCXO所需的控制電路等。處理后的數據進入DSP，DSP外部時鐘為24.5MHz，所以DSP可進行4倍頻，工作于100MHz。DSP中完成解交織、Viterbi譯碼、解擾以及音頻解碼，最后數據被送入DAC，恢復出原始模擬信號，送入喇叭即可收聽。

器件的選型要求在滿足系統需求的情況下力爭使成本最低，功耗最小，設計方便且易于調試，所以要全面兼顧芯片的運算速度、價格、硬件資源、運算精度、功耗以及芯片的封裝形式、質量標準、供貨情況和生命周期等。綜合考慮以上幾方面因素，本次設計中ADC選用TLV5535，DAC選用AKM4352，FPGA選用EP1S40，DSP選用TMS320VC5510。