[發明專利]靜態隨機存儲器

有效

• 申請號: 201410539431.5
• 申請日: 2014-10-13
• 公開（公告）號: CN105489241B
• 公開（公告）日: 2018-07-03
• 發明（設計）人: 陳金明
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 李志剛;吳貴明

本申請公開了一種靜態隨機存儲器。其中，該靜態隨機存儲器包括：第一位線；第一晶體管，通過源極和漏極連接在第一位線與電源或地之間；N個存儲單元，N個存儲單元中的每一個用于存儲電平狀態，電平狀態包括高電平和低電平，N大于等于1；N個第二晶體管，與N個存儲單元一一對應，N個第二晶體管中的每一個通過源極和漏極連接在對應的存儲單元與第一晶體管的柵極之間；N個第一字線，與N個第二晶體管一一對應；第二位線；第三晶體管，通過源極和漏極連接在第二位線與電源或地之間；N個第四晶體管，與N個存儲單元一一對應；N個第二字線，與N個第四晶體管一一對應。本申請解決了靜態隨機存儲器讀取數據操作穩定性低的問題。

技術領域

本申請涉及存儲器領域，具體而言，涉及一種靜態隨機存儲器。

背景技術

靜態隨機存儲器(SRAM)可以實現快速的讀/寫操作。圖1是根據現有技術的一種6T靜態隨機存儲器的示意圖，如圖1所示，該6T靜態隨機存儲器的每個存儲模塊包含6個晶體管，分別是晶體管PG-1、晶體管PG-2、晶體管PU-1、晶體管PD-1、晶體管PU-2和晶體管PD-2。晶體管PU-1、晶體管PD-1、晶體管PU-2、晶體管PD-2、電源VDD和地VSS共同構成存儲單元，用于存儲電平狀態，即高電平狀態和低電平狀態，該存儲單元包括兩個存儲節點，分別是存儲節點Q和存儲節點QN，存儲節點Q和存儲節點QN存儲一對相反的電平狀態。字線WL連接至晶體管PG-1和晶體管PG-2的柵極，用于控制從存儲單元讀出電平狀態或是向存儲單元寫入電平狀態。晶體管PG-1通過源極和漏極連接在存儲單元的存儲節點Q和位線BL之間，晶體管PG-2通過源極和漏極連接在存儲單元的存儲節點QN和位線BLB之間。

當字線WL為高電平時，晶體管PG-1和晶體管PG-2同時導通，位線BL可以讀取到存儲節點Q的電平狀態，位線BLB可以讀取到存儲節點QN的電平狀態，實現從存儲單元讀取數據。同樣的，例如向存儲單元寫入高電平“1”，首先將位線BL加入高電平，相應的位線BLB加入低電平，當字線WL為高電平時，晶體管PG-1和晶體管PG-2同時導通，位線BL、位線BLB的電平狀態分別傳輸至存儲節點Q和存儲節點QN，使得存儲節點Q為高電平狀態“1”，相應的存儲節點QN為低電平狀態“0”，實現向存儲單元寫入數據。

該6T靜態隨機存儲器只能實現單端口讀/寫，讀寫效率較低，并且該T靜態隨機存儲器的存儲節點電壓會受到讀操作的影響，靜態噪聲容限值較小，存儲器穩定性太低。

圖2是根據現有技術的一種雙端口靜態隨機存儲器示意圖，如圖2所示，該雙端口靜態隨機存儲器在圖1所示的6T靜態隨機存儲器的基礎上，增加了晶體管PGA2和晶體管PGB2，以及位線BL2、BL1B和字線WLB，其中，晶體管PGA2通過源極或是漏極連接至位線BL2，晶體管PGB2通過源極或是漏極連接至位線BL1B，晶體管PGA2和晶體管PGB2柵極連接至字線WLB。圖中其他元件分別與圖1中元件對應，位線BL1對應于位線BL，位線BL2B對應于位線BLB，晶體管PGA1對應于晶體管PG-1，晶體管PGB1對應于晶體管PG-2，字線WLA對應于字線WL。

該雙端口靜態隨機存儲器可以實現同時從兩個端口讀/寫，即可以同時從兩個端口寫入數據或是從兩個端口讀出數據，其讀寫效率得到提高，但是該雙端口靜態隨機存儲器的兩個端口的讀寫操作會相互影響，其穩定性比傳統的6T靜態隨機存儲器還低。

為了提高靜態隨機存儲器的靜態噪聲容限和穩定性，制造了8T靜態隨機存儲器和10T靜態隨機存儲器，圖3是根據現有技術的一種8T靜態隨機存儲器示意圖，圖4是根據現有技術的一種10T靜態隨機存儲器示意圖。