[發(fā)明專利]基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板及控制方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410529917.0
• 申請(qǐng)日: 2014-10-10
• 公開（公告）號(hào): CN104243174A
• 公開（公告）日: 2014-12-24
• 發(fā)明（設(shè)計(jì)）人: 沈輝;張保寧;朱從益
• 申請(qǐng)（專利權(quán)）人: 沈輝
• 主分類號(hào): H04L12/02
• 分類號(hào): H04L12/02;H04L12/931
• 代理公司: 南京眾聯(lián)專利代理有限公司 32206
• 代理人: 葉涓涓

1.一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述數(shù)據(jù)交換板包括電源模塊、FPGA控制模塊、第一SRIO交換模塊、第二SRIO交換模塊、網(wǎng)絡(luò)交換模塊、網(wǎng)絡(luò)接口模塊、FLASH模塊、調(diào)試串口模塊、FPGA調(diào)試口以及LED燈顯示模塊，所述電源模塊提供電源；所述FPGA控制模塊通過1路X4的SRIO與第一SRIO交換模塊相連，枚舉并配置路由表；所述第二SRIO交換模塊通過2路X4的SRIO與第一SRIO交換模塊相連；所述網(wǎng)絡(luò)交換模塊與網(wǎng)絡(luò)接口模塊通過SGMII相連，且網(wǎng)絡(luò)交換模塊與FPGA控制模塊通過離散信號(hào)相連接并配置工作模式；所述FLASH模塊、調(diào)試串口模塊、FPGA調(diào)試口、LED燈顯示模塊均與FPGA控制模塊相連；所述網(wǎng)絡(luò)交換模塊的12路SGMII網(wǎng)絡(luò)、第一SRIO交換模塊的5路SRIO信號(hào)、第二SRIO交換模塊的5路SRIO信號(hào)均與VPX總線插座相連，用于系統(tǒng)互聯(lián)。

2.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述FPGA控制模塊包括一片F(xiàn)PGA芯片、兩片配置芯片和1GB的DDR3?SDRAM，所述FPGA芯片分別與兩片配置芯片和1GB的DDR3?SDRAM相連；所述FPGA芯片的型號(hào)為XC5VFX110T、配置芯片的型號(hào)為XCF32P；所述FPGA芯片內(nèi)嵌PPC440?IP核。

3.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述第一SRIO交換模塊、第二SRIO交換模塊的SRIO交換芯片均采用Tsi578芯片。

4.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述網(wǎng)絡(luò)交換模塊的網(wǎng)絡(luò)交換芯片采用BCM5396芯片。

5.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述網(wǎng)絡(luò)接口模塊的網(wǎng)絡(luò)接口芯片采用88E1111芯片。

6.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述FLASH模塊的FLASH芯片采用S29GL01GP芯片。

7.根據(jù)權(quán)利要求1所述的一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板，其特征在于：所述調(diào)試串口模塊的串口芯片采用MAX3380芯片。

8.一種基于VPX總線的網(wǎng)絡(luò)和SRIO數(shù)據(jù)交換板的控制方法，其特征在于，包括如下步驟：

（1）加載FPGA芯片邏輯部分配置文件.bit文件；

（2）為FPGA芯片中內(nèi)嵌的IP核加載并啟動(dòng)VxWorks操作系統(tǒng)；

（3）FPGA芯片配置數(shù)據(jù)交換板上各芯片的工作模式，該工作模式包括網(wǎng)絡(luò)交換模塊的主從模式、鏈路接口方式，第一SRIO交換模塊與第二SRIO交換模塊的鏈路綁定和速率配置、各端口廣播和組播設(shè)置；

（4）枚舉所有的SRIO節(jié)點(diǎn)；

（5）配置路由表。