[發明專利]一種磁擴頻通信信號捕獲電路

在審

• 申請號: 201410526082.3
• 申請日: 2014-10-08
• 公開（公告）號: CN104270168A
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 張超;張曉彤;楊美云;姜勇
• 申請（專利權）人: 張超
• 主分類號: H04B1/7075
• 分類號: H04B1/7075
• 代理公司: 南京匯盛專利商標事務所(普通合伙) 32238
• 代理人: 陳揚

技術領域

本發明屬于磁通信信號同步捕獲和磁通信數字集成電路設計的技術領域，特別涉及一種弱磁擴頻通信帶通信號捕獲電路。

背景技術

弱磁探測技術在軍事、資源勘探、科學研究等領域有廣泛的應用，近些年更獲得了突飛猛進的發展，其中軍事需求是主要的推動因素之一。弱磁探測采用測量地球磁場或者磁性目標磁場的方式，通過信號處理與分析獲取相關信息，用于資源調查和目標探測等。

弱磁探測系統一般由磁探頭模塊、數據采集模塊、信號處理與分析模塊等部分組成，搭載在相應的平臺上進行工作。其工作模式一般為，磁探頭模塊接收磁場信號，并將其轉換為電信號，數據采集模塊將模擬信號數字化，信號處理與分析模塊對數字信號進行處理分析，獲得目標信息。

磁通信是出現礦難、井下塌方等情況下實現磁無線通信的最可靠方式。磁通信所依賴的技術關鍵包括高靈敏度的磁敏元器件為核心的發送和接受模塊外，還包括信息通訊模塊。

磁信道是一個窄帶寬、存在大而時變的傳輸延遲、高噪聲、嚴重多徑衰落的時變、空變信道；同時，由于磁信道的窄帶寬、大而時變的延遲，使得FDMA、TDMA等組網協議不適合弱磁通信傳感器網絡，而CDMA成為一種有效的解決策略。因此，抗干擾性強、可有效利用帶寬、可抗多徑衰落、可支持CDMA組網的直接序列擴頻技術成為面向磁傳感器網絡應用的磁通信的一個有效解決方案，成為當前磁通信的研究熱點之一。

支持CDMA組網的磁直接序列擴頻通信系統需要解決的關鍵技術之一就是基于帶通信號的擴頻碼相位同步捕獲技術。目前，直接序列擴頻通信信號同步捕獲通常采用相關捕獲法，即計算接收端采樣信號與本地副本的相關值，相關值峰值的位置確定為信號同步點。主要的相關捕獲法有：1）串行搜索捕獲法，硬件電路實現簡單，但是當接收信號同本地副本之間失配量較大時，同步捕獲的時延比較大；2）并行搜索捕獲法，同步捕獲的時延比較小，但這種方法是用消耗硬件資源為代價換取捕獲效率，硬件資源占用比較大；3）延遲相關捕獲法，又稱匹配濾波器法，是一種利用匹配濾波器原理實現相關檢測的捕獲電路設計方法，延遲相關捕獲法具有捕獲時延小、誤捕獲率低等優勢，是相關捕獲電路有效的設計方法。

延遲相關捕獲電路的資源占用情況跟具體實現相關，目前的各種擴頻系統主要基于基帶信號采用延遲相關捕獲電路實現擴頻碼相位的同步捕獲，相關運算數據量小，資源占用的問題不突出；而支持CDMA組網的磁直接序列擴頻通信系統需要基于帶通信號采用延遲相關捕獲電路實現擴頻碼相位的同步捕獲，相關運算數據量大，電路資源占用和電路運行功耗問題突出，需要進行規劃設計。

發明內容

本發明所要解決的技術問題是：設計一種電路資源占用較少、電路運行功耗較低的基于現場可編程門陣列（FPGA）實現的帶通信號延遲相關捕獲電路實現方案，該電路可有效實現磁直接序列擴頻系統帶通信號的信號捕獲，同時，作為一個獨立模塊，可方便集成到各種磁直接序列擴頻通信系統中，為磁擴頻通信專用芯片的設計提供基礎。

本發明提出的一種流水結構的磁擴頻通信帶通信號捕獲電路包括數據采樣存儲控制邏輯、采樣數據緩沖區、數據讀取控制邏輯、本地副本生成邏輯、乘法器陣列、加法器陣列、累加器、比較輸出邏輯等模塊，運算電路采用流水線結構設計，具有采樣時鐘和運算時鐘兩個工作時鐘，運算時鐘是采樣時鐘的數倍頻，通過對流水運算電路的復用，實現在單個采樣時鐘周期內完成采樣緩沖區內所有數據跟本地副本的相關運算并做出判決。

所述的采樣數據緩沖區是一個同步雙口RAM陣列，由多個結構相同的雙口RAM模塊組成，各個雙口RAM模塊具有相互獨立的寫控制信號，具有相互統一的讀控制信號、寫地址、讀地址、寫時鐘、讀時鐘，可實現對任意單個存儲單元的寫操作和對多個存儲單元的同時讀操作。

所述的采樣存儲控制邏輯負責將采樣數據按順序循環寫入到采樣數據緩沖區中，其存儲策略是：將整個雙口RAM陣列統一編址，先寫雙口RAM模塊1的第1個單元，再寫雙口RAM模塊2的第1個單元，依次類推，寫完所有雙口RAM模塊的第1個單元后，再依次寫各個雙口RAM模塊的第2個單元，依次類推，寫完整個雙口RAM陣列后再重復上述過程，實現對采樣數據緩沖區的循環存儲；采樣存儲控制邏輯的存儲指針總是指向當前采樣數據緩沖區數據最老的單元，存儲完最新數據后存儲指針自動更新以指向當前采樣數據緩沖區數據最老的單元。

所述的數據讀取控制邏輯負責將采樣數據緩沖區的數據讀取給乘法器陣列，其通過同時產生多個雙口RAM模塊的讀地址和讀信號，在單個運算時鐘周期內同時讀取多個存儲單元的數據給乘法器陣列。