[發明專利]一種成像盒芯片及成像盒

有效

• 申請號: 201410522659.3
• 申請日: 2014-09-29
• 公開（公告）號: CN104354473A
• 公開（公告）日: 2015-02-18
• 發明（設計）人: 周維;康澤華
• 申請（專利權）人: 珠海艾派克微電子有限公司
• 主分類號: B41J2/175
• 分類號: B41J2/175;G03G15/00;G06F3/06
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 朱繪;張文娟

1.一種成像盒芯片，其特征在于，所述芯片包括：

時鐘端子，其用于接收時鐘信號；

數據端子，其用于傳輸數據信息；

存儲模塊，其用于存儲所述數據信息；

讀寫模塊，其與所述時鐘端子、數據端子和存儲模塊連接，用于根據所述時鐘信號進行相應的操作，

所述操作包括：將所述數據端子傳輸來的數據信息寫入所述存儲模塊、將從所述存儲模塊讀取到的數據信息傳輸到所述數據端子，以及，停止進行數據的讀寫。

2.如權利要求1所述的芯片，其特征在于，所述讀寫模塊在停止進行數據的讀寫時，還將數據讀寫過程中產生的臨時數據復位為初始數據。

3.如權利要求1或2所述的芯片，其特征在于，所述讀寫模塊包括：

讀寫使能單元，其與所述時鐘端子連接，用于根據所述時鐘信號產生并輸出讀寫使能信號；

數據讀寫單元，其與所述讀寫使能單元、時鐘端子、數據端子和存儲模塊連接，用于根據所述讀寫使能信號進行相應的操作，

所述操作包括：將所述數據端子傳輸來的數據信息寫入所述存儲模塊、將從所述存儲模塊讀取到的數據信息傳輸到所述數據端子，以及，停止進行數據的讀寫。

4.如權利要求3所述的芯片，其特征在于，所述讀寫使能單元通過檢測所述時鐘信號的狀態產生相應的讀寫使能信號，

當檢測到所述時鐘信號處于第一狀態，或由第二狀態變為第一狀態時，所述讀寫使能單元產生第一讀寫使能信號；

當檢測到所述時鐘信號在預設時長內持續處于所述第二狀態時，所述讀寫使能單元產生第二讀寫使能信號。

5.如權利要求3所述的芯片，其特征在于，所述讀寫使能單元包括：

時鐘信號處理單元，其與所述時鐘端子連接，用于根據所述時鐘信號產生時鐘狀態信號；

使能信號產生單元，其連接在所述時鐘信號處理單元和數據讀寫單元之間，用于根據所述時鐘狀態信號產生讀寫使能信號。

6.如權利要求5所述的芯片，其特征在于，所述時鐘信號處理單元通過檢測所述時鐘信號的狀態產生相應的時鐘狀態信號，

當檢測到所述時鐘信號處于第一狀態，或由第二狀態變為第一狀態時，所述時鐘信號處理單元產生第一時鐘狀態信號；

當檢測到所述時鐘信號在預設時長內持續處于第二狀態時，所述時鐘信號處理單元產生第二時鐘狀態信號。

7.如權利要求6所述的芯片，其特征在于，所述預設時長為預設數量的第二時鐘周期，所述第二時鐘周期為第二時鐘信號的周期。

8.如權利要求7所述的芯片，其特征在于，所述第二時鐘信號的頻率為所述時鐘信號頻率的至少2倍。

9.如權利要求6～8中任一項所述的芯片，其特征在于，

所述使能信號產生單元根據所述第一時鐘狀態信號，產生第一讀寫使能信號，以控制所述數據讀寫單元進行數據的讀寫；

所述使能信號產生單元根據所述第二時鐘狀態信號，產生第二讀寫使能信號，以控制所述數據讀寫單元停止進行數據的讀寫。

10.如權利要求5所述的芯片，其特征在于，所述時鐘信號處理單元包括：

防倒灌電路，其輸入端與所述時鐘端子連接，輸出端與所述使能信號產生單元連接；

電壓補償電路，其一端與所述防倒灌電路的輸出端連接，另一端與地連接，其用于對所述防倒灌電路輸出的信號進行電壓補償，得到所述時鐘狀態信號。

11.如權利要求3所述的芯片，其特征在于，所述讀寫使能單元包括：

防倒灌電路，其輸入端與所述時鐘端子連接，輸出端與所述數據讀寫單元連接；

電壓補償電路，其一端與所述防倒灌電路的輸出端連接，另一端與地連接，其用于對所述防倒灌電路輸出的信號進行電壓補償，得到所述讀寫使能信號。

12.如權利要求10或11所述的芯片，其特征在于，所述防倒灌電路包括第一二極管，所述第一二極管的正極與所述時鐘端子連接。

13.如權利要求10～12中任一項所述的芯片，其特征在于，所述電壓補償電路包括第一電阻、第二二極管和第一電容，所述第二二極管的正極與所述防倒灌電路的輸出端連接，負極與所述第一電容的一端連接，所述第一電容的另一端與地連接，所述第一電阻與所述第二二極管并聯。