[發明專利]基于CPLD的單片方波信號倍頻器及輸出任意倍頻信號的方法

有效

• 申請號: 201410514131.1
• 申請日: 2014-09-29
• 公開（公告）號: CN104270095B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 沈維聰;肖偉翔;朱亮
• 申請（專利權）人: 武漢理工大學
• 主分類號: H03B19/00
• 分類號: H03B19/00;H03L7/18
• 代理公司: 武漢開元知識產權代理有限公司42104
• 代理人: 潘杰,胡紅林

技術領域

本發明涉及一種倍頻器，具體地指一種基于CPLD的單片方波信號倍頻器及輸出任意倍頻信號的方法，以實現對輸入方波信號輸出任意倍頻信號。

背景技術

隨著數字時代的到來,越來越多的領域采用集成電路來設計電路,FPGA/CPLD等EDA設計更為廣大硬件工程師所接受。其模塊化設計為設計人員帶來了很多方便,節約了系統的開發時間,使設計人員只需要調用這些模塊或者IP核,然后組合起來就可以實現一個簡單的功能。

倍頻器是一種使輸出信號頻率等于輸入信號頻率整數倍的電路，即當輸入頻率為f1，則輸出頻率為f0＝nf1(n為任意正整數)，n稱為倍頻次數。倍頻器用途廣泛，如發射機采用倍頻器后可使主振器振蕩在較低頻率，以提高頻率穩定度；調頻設備用倍頻器來增大頻率偏移；在相位鍵控通信機中，倍頻器是載波恢復電路的一個重要組成單元。此外，分頻器目前有不少型號的芯片可以直接利用,但直接具有倍頻功能的芯片還比較少見,而且常規的全數字鎖相環(All-D igital Phase-Locked Loop,ADPLL)在應用的時候還是有很多的缺陷，如鎖相時間長、捕捉帶窄等。

發明內容

本發明目的在于克服現有技術的不足而提供一種基于CPLD的單片方波信號倍頻器及輸出任意倍頻信號的方法，該倍頻器能夠對輸入方波信號實現的任意倍頻信號的穩定輸出,克服模擬鎖相倍頻電路在應用過程中易受溫度和電壓影響、鎖相時間長、存在直流零點漂移及部件飽和等缺陷。

實現本發明目的采用的技術方案是一種基于CPLD的單片方波信號倍頻器，該倍頻器包括：

測頻模塊，用于對輸入方波頻率值的高精度測量，獲取實時更新的頻率值；

硬件除法器，用于將倍頻值作為運算除數，測頻值作為被除數，進行一次除法運算得到商和余數；

倍頻信號發生器，用于根據除法結果實現倍頻信號的準確穩定輸出；

內部信號分頻器用于對產生的倍頻信號進行分頻，以便于與輸入信號頻率進行比較。若存在頻率誤差，則可通過計數跟蹤補償器對倍頻信號的頻率進行自動補償。從而實現倍頻信號穩定準確地輸出。

接口控制模塊，用于對方波數字倍頻器的數據控制，實現倍頻參數的傳遞。

在上述技術方案中，所述測頻模塊采用等精度測量測量法，不間斷的在一個輸入信號周期內進行系統時鐘計數，獲取實時更新的頻率值。

在上述技術方案中，所述硬件除法器為32位高位除法器，實現對倍頻數據除法運算處理，并輸出除法運算所得的商和余數。

在上述技術方案中，所述倍頻信號發生器根據所述32位硬件除法器處理結果，將商值作為輸出倍頻信號翻轉計數標志值，余數作為倍頻信號輸出的穩定性微調值，在所述余數個倍頻信號每個信號周期補償一個計數脈沖，實現倍頻信號的準確穩定輸出；

在上述技術方案中，所述內部信號分頻器對倍頻信號實現輸入頻率的等值分頻，通過計數跟蹤補償器器對輸入測頻值和分頻測頻值減法比較實現誤差值的自動補償，以實現倍頻信號的穩定準確的輸出。

在上述技術方案中，所述接口控制模塊按8位并口總線傳輸、SPI三線傳輸或16位二進制編碼固定值設置。

此外，本發明還提供一種基于CPLD的單片方波信號倍頻器實現輸出任意倍頻信號的方法，該方法包括：

高精度測頻模塊對輸入方波頻率值的高精度測量，獲取實時更新的頻率值；

硬件除法器將倍頻值作為運算除數，測頻值作為被除數，進行一次除法運算得到商和余數；

倍頻信號發生器根據除法結果實現倍頻信號的準確穩定輸出；

內部信號分頻器以及計數跟蹤補償器對產生的倍頻信號進行與輸入信號頻率的等值分頻并實現與輸入信號的同等測頻計數，得到的計數值與輸入測頻計數值減法比較實現誤差值的自動補償，以實現倍頻信號的穩定準確的輸出可實現對輸入信號的頻率穩定跟蹤；

接口控制模塊對方波數字倍頻器的數據控制，實現倍頻參數的傳遞。

附圖說明

圖1為本發明基于CPLD的單片方波信號倍頻器的結構框圖。

圖2為最大輸入頻率和倍頻數的關系圖。

具體實施方式

下面結合附圖和具體實施例對本發明作進一步的詳細說明。