[發(fā)明專利]讀取命令排程方法以及使用該方法的裝置

有效

• 申請?zhí)枺?/td>: 201410514010.7
• 申請日: 2014-09-29
• 公開（公告）號: CN105528299B
• 公開（公告）日: 2018-06-29
• 發(fā)明（設計）人: 沈揚智
• 申請（專利權(quán)）人: 慧榮科技股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0866
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

本發(fā)明提出一種讀取命令排程方法，由處理單元執(zhí)行，包含下列步驟。通過第一存取介面從主裝置接收多個邏輯讀取命令，而每一個邏輯讀取命令請求讀取一個邏輯地址的數(shù)據(jù)。從高階對照表取得關(guān)聯(lián)于邏輯地址的多個對照表區(qū)塊的第一實際儲存位置，并驅(qū)動第二存取介面從第一實際儲存位置讀取對照表區(qū)塊。從對照表區(qū)塊取得關(guān)聯(lián)于邏輯地址的多個第二實際儲存位置，并驅(qū)動第二存取介面依據(jù)第二實際儲存位置從儲存單元讀取數(shù)據(jù)。驅(qū)動第一存取介面將關(guān)聯(lián)于邏輯地址的數(shù)據(jù)敲出給主裝置。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種快閃存儲器裝置，特別是一種讀取命令排程方法以及使用該方法的裝置。

背景技術(shù)

快閃存儲器裝置通常分為NOR快閃裝置與NAND快閃裝置。NOR快閃裝置為隨機存取裝置，而可于地址腳位上提供任何的地址，用以存取NOR快閃裝置的主裝置(host)，并及時地由NOR快閃裝置的數(shù)據(jù)腳位上獲得儲存于該地址上的數(shù)據(jù)。相反地，NAND快閃裝置并非隨機存取，而是串行存取。NAND快閃裝置無法像NOR快閃裝置一樣，可以存取任何隨機地址，主裝置反而需要寫入串行的比特字節(jié)(bytes)的值到NAND快閃裝置中，用以定義請求命令(command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的地址。地址可指向一個頁面(在快閃存儲器中的一個寫入作業(yè)的最小數(shù)據(jù)塊)或一個區(qū)塊(在快閃存儲器中的一個抹除作業(yè)的最小數(shù)據(jù)塊)。實際上，NAND快閃裝置通常從存儲器單元(memory cells)上讀取或?qū)懭胪暾臄?shù)頁數(shù)據(jù)。當一整頁的數(shù)據(jù)從陣列讀取到裝置中的緩存器(buffer)后，藉由使用提取信號(strobe signal)順序地敲出(clock out)內(nèi)容，讓主單元可逐比特字節(jié)或字元組(words)存取數(shù)據(jù)。降低快閃存儲器裝置的制造成本一直是被關(guān)注的議題，其中包含如何節(jié)省動態(tài)隨機存取存儲器的空間。本發(fā)明于不使用動態(tài)隨機存取存儲器來儲存對照表的硬件架構(gòu)上，提出一種讀取命令排程方法以及使用該方法的裝置。

發(fā)明內(nèi)容

本發(fā)明的實施例提出一種讀取命令排程方法，由處理單元執(zhí)行，包含下列步驟。通過第一存取介面從主裝置接收多個邏輯讀取命令，而每一個邏輯讀取命令請求讀取一個邏輯地址的數(shù)據(jù)。從高階對照表取得關(guān)聯(lián)于邏輯地址的多個對照表區(qū)塊的第一實際儲存位置，并驅(qū)動第二存取介面從第一實際儲存位置讀取對照表區(qū)塊。從對照表區(qū)塊取得關(guān)聯(lián)于邏輯地址的多個第二實際儲存位置，并驅(qū)動第二存取介面依據(jù)第二實際儲存位置從儲存單元讀取數(shù)據(jù)。驅(qū)動第一存取介面將關(guān)聯(lián)于邏輯地址的數(shù)據(jù)敲出給主裝置。

本發(fā)明的實施例另提出一種讀取命令排程裝置，至少包含兩個存取介面以及處理單元。第一存取介面耦接于主裝置，而第二存取介面耦接于儲存單元。處理單元通過第一存取介面從主裝置接收多個邏輯讀取命令，而每一個邏輯讀取命令請求讀取一個邏輯地址的數(shù)據(jù)。處理單元從高階對照表取得關(guān)聯(lián)于邏輯地址的多個對照表區(qū)塊的第一實際儲存位置，以及驅(qū)動第二存取介面從儲存單元中的第一實際儲存位置讀取對照表區(qū)塊。處理單元從對照表區(qū)塊取得關(guān)聯(lián)于邏輯地址的多個第二實際儲存位置，以及驅(qū)動第二存取介面依據(jù)第二實際儲存位置從儲存單元讀取數(shù)據(jù)。最后，處理單元驅(qū)動第一存取介面將關(guān)聯(lián)于邏輯地址的數(shù)據(jù)敲出給主裝置。

附圖說明

圖1是依據(jù)本發(fā)明實施例的快閃存儲器的系統(tǒng)架構(gòu)示意圖。

圖2是依據(jù)本發(fā)明實施例的快閃存儲器中的儲存單元示意圖。

圖3是依據(jù)本發(fā)明實施例的存取介面與儲存單元的方塊圖。

圖4是依據(jù)本發(fā)明實施例的一個存取子介面與多個儲存子單元的連接示意圖。

圖5是依據(jù)本發(fā)明實施例的執(zhí)行于處理單元中的邏輯讀取命令排程方法流程圖。

圖6是依據(jù)本發(fā)明實施例的邏輯讀取命令示意圖。

圖7是依據(jù)本發(fā)明實施例的高階對照表示意圖。

圖8A是依據(jù)本發(fā)明實施例的對照表區(qū)塊的實際儲存示意圖。