[發明專利]一種SiC金屬氧化物半導體晶體管及其制作方法

有效

• 申請號: 201410513040.6
• 申請日: 2014-09-29
• 公開（公告）號: CN104241338B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 霍瑞彬;申華軍;白云
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/04
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

技術領域

本發明涉及SiC金屬氧化物半導體晶體管技術領域，尤其涉及利用優化P阱及終端Al離子注入工藝，實現兼具高擊穿和低導通特性，且工藝步驟簡化的SiC金屬氧化物半導體晶體管及其制作方法。

背景技術

碳化硅材料具有優良的物理和電學特性，以其寬的禁帶寬度、高的熱導率、大的飽和漂移速度和高的臨界擊穿電場等獨特優點，成為制作高功率、高頻、耐高溫、抗輻射器件的理想半導體材料，在軍事和民事方面具有廣闊的應用前景。以SiC材料制備的電力電子器件已成為目前半導體領域的熱點器件和前沿研究領域之一。

SiC MOSFET器件具有開關速度快、導通電阻小等優勢，且在較小的漂移層厚度(相對與Si材料)下可以實現較高的擊穿電壓水平，可以大大減小功率開關模塊的體積，并降低能耗，在功率開關、轉換器等應用領域中優勢明顯。

傳統的SiC MOSFET器件制作過程中，一般對P阱區域進行多能量不同劑量的組合，形成所謂“箱式摻雜”，達到P^-阱的均勻摻雜，其器件設計時需要考慮P阱的穿通效應，P阱厚度需要大于某一臨界值，避免零偏壓下器件P阱內空間耗盡區穿通P阱，但在SiC材料工藝中，P型注入的深度和激活率長久以來就是SiC材料體系的主要障礙之一，高溫高能離子注入效果隨要求注入深度明顯降低，且工藝費用較高。B.Jayant Baliga在《Advanced High Voltage Power Device Concepts》一書中講到，通過在P阱下方引入P⁺遮蔽層達到器件結構優化，但其結構中，P阱中P⁺層和溝道區P^-base分別進行討論，兩部分區域分別采取均勻模式，器件制作環節中并未提到如何實現這一結構，其工作主要集中在對器件結構的仿真。

SiC MOSFET器件終端設計在應用中同樣是關鍵問題，由于器件應用場合電壓較高，器件邊緣電場集聚，容易發生提前擊穿，因此，器件外圍必須使用合理的終端設計。傳統結構中，器件終端結構利用JTE、場限環等結構，實現元胞區電場擴展，從而實現器件外圍保護，達到耐高壓應用要求。但SiC MOSFET器件工藝中，離子注入實現困難，傳統的終端結構與元胞區域分開設計的思路會造成工藝實現中多次注入，不利于器件制造。

發明內容

(一)要解決的技術問題

本發明的目的在于對上述已有技術的不足，結合目前SiC材料工藝問題，提出一種SiC金屬氧化物半導體晶體管及其制作方法，以解決SiCMOSFET器件制備中P阱及終端結構設計復雜，且不易同時實現擊穿電壓及導通特性的優化問題，達到簡化設計，提升SiC MOSFET器件綜合性能的目的。

(二)技術方案

為達到上述目的，本發明提供了一種SiC金屬氧化物半導體晶體管，該SiC金屬氧化物半導體晶體管自下而上依次為N⁺襯底層10、緩沖層9和N^-外延層8，其中：N^-外延層8上部通過注入得到元胞區內優化摻雜的P阱6、終端區內優化摻雜的主結7、優化摻雜的場限環12和截止區13；P阱6上部通過注入摻雜有P⁺接觸區5和N⁺源區4；P⁺接觸區5的全部區域和N⁺源區4部分區域正上方通過金屬蒸發得到源極1；元胞區相鄰兩P阱6之間留有未進行P型摻雜區域，該區域上方連同部分N⁺源區正上方有SiO₂氧化物介質3；SiO₂氧化物介質3之上沉有多晶硅柵極2，柵極2和源極1之間有隔離介質14；N⁺襯底層10的背面還具有漏極11。

上述方案中，該SiC金屬氧化物半導體晶體管是在傳統結構中引入優化注入濃度分布梯度的P阱6區域，在該優化摻雜的P阱6區域濃度從1e16cm^-3到1e18cm^-3緩變，深度為0.6～0.7μm。

上述方案中，該SiC金屬氧化物半導體晶體管是在傳統結終端結構中，利用元胞區注入時P阱和P⁺區注入組合形成場限環主環，該主環位于器件元胞區與外圍場限環外環之間，其正上方從下至上依次有柵氧化層3和柵源電極隔離介質14。