[發明專利]一種多磁芯飽和電抗器

有效

• 申請號: 201410510669.5
• 申請日: 2014-09-29
• 公開（公告）號: CN104217847A
• 公開（公告）日: 2014-12-17
• 發明（設計）人: 陳為;張麗萍;陳慶彬
• 申請（專利權）人: 福州大學
• 主分類號: H01F27/30
• 分類號: H01F27/30;H01F27/40
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

技術領域

本發明涉及一種多磁芯飽和電抗器。

背景技術

在很多電磁元件中，由于所需的磁芯截面積較大，或設計方面的考慮，需要采用多個磁芯疊并使用，在電路等效上，實際上也就是各個磁芯的電感的串聯，多磁芯電抗器的結構圖如圖1，其磁路結構圖如圖2，等效電路原理圖如圖3，但由于各個磁芯的材料磁參數或氣隙不可能完全一致，造成各個磁芯的電感量有一定偏差，使得各個磁芯在工作時的磁通有一定偏差，特別是對高壓直流換流閥用飽和電抗器，這種偏差對電抗器性能影響很嚴重。飽和電抗器的工作原理本身是利用磁芯材料的快速飽和特性工作的，其作用是在晶閘管開通瞬間，這時磁芯還沒有飽和，磁導率很高，表現出很大的感抗，飽和電抗器承受大部分電壓，從而抑制了晶閘管開通浪涌電流的過快增長。而當飽和電抗器承受大部分電壓一段很短時間后，或電流增大到一定程度后，磁芯進入磁飽和狀態，磁導率急劇降低，阻抗變得很小，從而不影響電路正常工作。此外，飽和電抗器還可以對晶閘管開通電流波形的高頻振蕩起到阻尼作用，以及，在雷電過電壓情況下，飽和電抗器也能承擔大部分峰值電壓，從而降低晶閘管的電壓應力。因此飽和電抗器的飽和特性是十分關鍵的參數。由于飽和電抗器一般所需的磁芯截面積較大，需要采用多個磁芯疊并，由于各個磁芯材料磁參數的偏差以及氣隙的偏差就會造成工作時磁芯磁通的偏差，從而造成各個磁芯進入磁飽和狀態的時間不一致，即當電壓加在電抗器上時，有的磁芯很快先飽和，阻抗降低，其承受的電壓降低，而未飽和的磁芯就要承受較大的電壓。這樣造成各個磁芯實際上進入磁飽和的時間各不相同，各個磁芯的磁通及其變化率都不一致，從而使得各個磁芯的損耗、發熱和溫升不同，溫升的差異又會影響磁芯的磁特性，最終影響飽和電抗器的工作特性和磁芯損耗。對此，目前是通過篩選磁參數一致的磁芯，仔細調整磁芯的氣隙，不僅導致材料和工藝成本增加，成品率很低，也難以完全解決問題。

發明內容

本發明的目的在于提供一種可使得即使在各個磁芯的材料磁參數和氣隙參數有一定不一致的情況下，仍可以保證各個磁芯的磁通完全相同的多磁芯飽和電抗器。

為實現上述目的，本發明的技術方案是：一種多磁芯飽和電抗器，包括多個磁芯和繞設于各磁芯上的電感繞組，所述各電感繞組串聯連接，所述各磁芯上還繞設有至少一個均磁繞組，所述磁芯上的均磁繞組通過一個阻抗相連接形成電回路，所述磁芯上的均磁繞組的相互連接關系是以所述磁芯上的均磁繞組為節點形成的至少單連通連接拓撲，即任意兩個磁芯上的均磁繞組至少有一次相連接形成電回路；所述通過阻抗相連接的兩個均磁繞組具有相同的匝數，且均通過同名端進行連接形成電回路。

在本發明實施例中，所述阻抗為零，即所述磁芯上的均磁繞組是通過同名端連接形成電回路，以使得所述相連接的兩均磁繞組所在的兩磁芯的磁通保持均衡一致。

在本發明實施例中，所述阻抗具有對預定頻率段呈低阻抗的特性，以使得所述相連接的兩均磁繞組所在的兩磁芯對所述預定頻率段的磁通分量的磁通保持均衡一致。

在本發明實施例中，所述均磁繞組的匝數為一匝。

相較于現有技術，本發明具有以下有益效果：通過在各個磁芯上繞設有至少一個均磁繞組，且通過均磁繞組的特殊連接，使得即使在各個磁芯的材料磁參數和氣隙參數有一定不一致的情況下，仍可以保證各個磁芯的磁通完全相同。

附圖說明

圖1是現有技術多磁芯電抗器結構圖。

圖2是現有技術多磁芯電抗器磁路結構圖。

圖3是現有技術多磁芯電抗器等效電路原理圖。

圖4是本發明具有均磁繞組的多磁芯電抗器磁路結構圖。

圖5是本發明具有均磁繞組的多磁芯電抗器等效電路原理圖。

圖6是本發明具有一匝均磁繞組，且阻抗為零的多磁芯電抗器磁路結構圖。

圖7是本發明具有一匝均磁繞組的多磁芯電抗器磁路結構圖。

具體實施方式

下面結合附圖，對本發明的技術方案進行具體說明。

本發明的一種多磁芯飽和電抗器，包括多個磁芯和繞設于各磁芯上的電感繞組，所述各電感繞組串聯連接，所述各磁芯上還繞設有至少一個均磁繞組，所述磁芯上的均磁繞組均通過一個阻抗（該阻抗為零，即短路，或對預定頻率段呈低阻抗特性）相連接形成電回路，所述磁芯上的均磁繞組的相互連接關系至少是單連通，即任意兩個磁芯上的均磁繞組至少有一次相連接形成電回路；所述通過阻抗相連接的兩個均磁繞組具有相同的匝數，且均通過同名端進行連接。

以下為具體實施例。