[發(fā)明專利]脈沖抗干擾方法及裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201410510233.6
• 申請(qǐng)日: 2014-09-28
• 公開（公告）號(hào): CN104320109A
• 公開（公告）日: 2015-01-28
• 發(fā)明（設(shè)計(jì)）人: 劉磊
• 申請(qǐng)（專利權(quán)）人: 邁普通信技術(shù)股份有限公司
• 主分類號(hào): H03K3/013
• 分類號(hào): H03K3/013
• 代理公司: 成都宏順專利代理事務(wù)所(普通合伙) 51227
• 代理人: 李順德

技術(shù)領(lǐng)域

本發(fā)明涉及信號(hào)抗干擾技術(shù)，特別涉及抵抗電子產(chǎn)品中靜電脈沖干擾的方法。

背景技術(shù)

脈沖信號(hào)是一種離散信號(hào)，波形多種多樣，與普通模擬信號(hào)(如正弦波)相比，波形之間在時(shí)間軸上不連續(xù)(波形與波形之間有明顯的間隔)，但通常具有一定的周期性。最常見的脈沖信號(hào)是矩形波(也就是方波)，如時(shí)鐘脈沖、復(fù)位脈沖等。脈沖信號(hào)可以用來(lái)表示信息，也可以用來(lái)作為載波。表示信息的脈沖可以代表一種指令，用于命令設(shè)備執(zhí)行某種動(dòng)作，如復(fù)位脈沖就是命令設(shè)備或芯片執(zhí)行復(fù)位動(dòng)作。在電路中，復(fù)位脈沖是一種重要的脈沖信號(hào)，特別是在運(yùn)行程序出現(xiàn)異常時(shí)，可以幫助系統(tǒng)恢復(fù)到故障前的狀態(tài)，從而排除故障。復(fù)位脈沖一般為低電平有效的方波信號(hào)，復(fù)位脈沖持續(xù)時(shí)間通常在200ms左右。

靜電放電是現(xiàn)實(shí)生活中的一種普遍現(xiàn)象，更是一種自然現(xiàn)象，具有隱蔽性、潛在性、隨機(jī)性、復(fù)雜性等特點(diǎn)。大量的研究發(fā)現(xiàn)，電路中靜電放電產(chǎn)生的干擾脈沖，是一種持續(xù)時(shí)間較短的尖峰脈沖，通常持續(xù)時(shí)間約3～7μs。當(dāng)靜電脈沖疊加到正常脈沖信號(hào)上，就會(huì)對(duì)正常脈沖信號(hào)產(chǎn)生干擾，如果設(shè)備不能識(shí)別這種干擾就會(huì)產(chǎn)生誤動(dòng)作，給設(shè)備運(yùn)造成故障或損失。

以復(fù)位脈沖為例，為了避免設(shè)備的復(fù)位脈沖受到靜電干擾影響其正常工作，需要在硬件設(shè)計(jì)上對(duì)復(fù)位信號(hào)進(jìn)行處理，以增強(qiáng)抗靜電干擾的能力，進(jìn)而提高設(shè)備的可靠性。針對(duì)這類問題，硬件設(shè)計(jì)上通常是對(duì)復(fù)位信號(hào)進(jìn)行濾波處理，現(xiàn)有技術(shù)一般采用電阻、電容等構(gòu)成RC濾波電路，濾除電路中靜電產(chǎn)生的干擾脈沖。這種方式會(huì)導(dǎo)致復(fù)位脈沖的沿變緩。當(dāng)復(fù)位脈沖的沿過緩時(shí)，在對(duì)復(fù)位脈沖進(jìn)行采樣時(shí)，可能采樣到不確定的區(qū)域，導(dǎo)致芯片做出誤判斷。例如一般系統(tǒng)中芯片的輸入低電平范圍為：-0.3～0.8V，輸入高電平為：2.0～3.6V，這樣的系統(tǒng)中，0.8～2.0V的這個(gè)區(qū)間就屬于不確定的區(qū)間。當(dāng)采樣到不確定區(qū)域的電平信號(hào)時(shí)，芯片無(wú)法判斷到底是高電平，還是低電平。此時(shí)，就可能導(dǎo)致錯(cuò)誤的操作。所以，設(shè)計(jì)時(shí)復(fù)位信號(hào)上加載的電容不能過大，但加載的電容小了，對(duì)靜電的濾除效果又不好。

發(fā)明內(nèi)容

本發(fā)明的目的就是提供一種脈沖抗干擾方法，提高系統(tǒng)抗干擾能力，特別是抗靜電干擾的能力。

本發(fā)明采用的技術(shù)方案是，脈沖抗干擾方法，其特征在于，以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行n次采樣檢測(cè)，如果n次采樣值為連續(xù)的正常脈沖信號(hào)電平，則判斷檢測(cè)到正常脈沖，如果n次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖；

其中，n為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。

優(yōu)選的，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以n。

優(yōu)選的，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以n。

進(jìn)一步的，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行n次采樣檢測(cè)。

具體的，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者

所述正常脈沖電平為高電平，所述其它電平為低電平。

本發(fā)明的另一個(gè)目的是提供一種脈沖抗干擾裝置，包括采樣模塊和判斷模塊，

所述采樣模塊，用于以設(shè)定周期對(duì)脈沖信號(hào)電平進(jìn)行n次采樣檢測(cè)；

所述判斷模塊，用于判斷n次采樣值是否為連續(xù)的正常脈沖信號(hào)電平，是則判斷檢測(cè)到正常脈沖；如果n次采樣值中出現(xiàn)其它電平，則判斷為干擾脈沖；

其中，n為正整數(shù)，且足夠大，以保證檢測(cè)的可靠性。

更進(jìn)一步的，所述干擾脈沖持續(xù)時(shí)間小于等于設(shè)定周期乘以n。

更進(jìn)一步的，所述正常脈沖持續(xù)時(shí)間大于設(shè)定周期乘以n。

具體的，所述采樣模塊進(jìn)一步用于，通過對(duì)可編程邏輯器件編程，實(shí)現(xiàn)以設(shè)定周期對(duì)復(fù)位信號(hào)電平進(jìn)行n次采樣檢測(cè)。

具體的，所述正常脈沖為復(fù)位脈沖，所述正常脈沖電平為低電平，所述其它電平為高電平；或者

所述正常脈沖電平為高電平，所述其它電平為低電平。

本發(fā)明的有益效果是，通過對(duì)脈沖電平進(jìn)行采樣消除干擾，可使設(shè)備抗干擾能力大大提高，能夠抵抗高達(dá)12kV的靜電脈沖干擾。本發(fā)明的抗干擾方法操作靈活，可根據(jù)設(shè)備運(yùn)行的實(shí)際環(huán)境調(diào)整采樣參數(shù)(采樣頻率)。采用本發(fā)明消除干擾，可以減少硬件的使用，節(jié)約電路板空間，從而降低產(chǎn)品成本。

附圖說明

圖1是本發(fā)明實(shí)施例脈沖抗干擾方法流程示意圖；

圖2是本發(fā)明實(shí)施例脈沖抗干擾裝置結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。