[發明專利]在序列間置換渦輪碼系統中利用可變長度輸入

在審

• 申請號: 201410505545.8
• 申請日: 2007-08-31
• 公開（公告）號: CN104320146A
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 鄭延修
• 申請（專利權）人: 宏碁股份有限公司
• 主分類號: H03M13/27
• 分類號: H03M13/27;H03M13/29
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本申請是申請日為2007年8月31日、申請號為200710145708.6、發明名稱為“在序列間置換渦輪碼系統中利用可變長度輸入”的發明專利申請的分案申請。

技術領域

本申請案涉及一種在序列間置換渦輪碼系統中利用可變長度輸入的方法。

背景技術

本申請案是題為AN?INTER-SEQUENCE?PERMUTATION?TURBO?CODE?SYSTEM?AND?OPERATION?METHODS?THEREOF的第11/176,829號美國申請案以及題為NETWORK?FOR?PERMUTATION?OR?DE-PERMUTATION?UTILIZED?BY?CHANNEL?CODING?ALGORITHM的第11/414,433號美國申請案的部分接續申請案。

在第11/176,829號美國申請案和第11/414,433號美國申請案中，揭示了一種經改進的渦輪碼(turbo?code)系統。然而，所屬領域的技術人員可能已經注意到，這個系統的能力是有限制的。當所有序列置換器(在第11/176,829號美國申請案中為第一序列置換器或第二序列置換器)置換具有相同長度的序列時，所述系統只能夠處理信息位序列的長度可劃分成由置換器處理的長度而沒有任何剩余物的輸入序列(在編碼器側)。然而，這個限制是不合需要的，因為實際上信息位序列可能具有任何長度。因此，本發明是針對此問題的解決方案和在序列間置換(ISP)渦輪碼系統中利用具有可變長度的輸入序列的教示。所述方法可進一步應用于應用殆正則置換(ARP)交錯器的渦輪碼，所述殆正則置換(ARP)交錯器是另一種類型的序列間置換交錯器。

發明內容

本發明涉及一種序列間置換(ISP)編碼器。所述ISP編碼器包括：接收構件，其用于接收信息位序列輸入；第一輸出構件，通過其輸出第一碼位序列輸出；第二輸出構件，通過其輸出第二碼位序列輸出；位添加構件，其耦合到所述接收構件，所述位添加(符號添加)構件在所述ISP編碼器中的任何隨后處理之前處理所述接收到的信息位序列輸入；第一卷積碼編碼器，其耦合在所述位添加構件與所述第一輸出構件之間；第二卷積碼編碼器；以及序列間置換交錯器。所述序列間置換交錯器耦合在所述位添加構件與所述第二卷積碼編碼器之間。所述第二卷積碼編碼器耦合在所述序列間置換交錯器與所述第二輸出構件之間。

另外，所述ISP編碼器包括第三輸出構件，通過其輸出第三碼位序列輸出，其中所述第三輸出構件耦合到所述位添加構件或直接耦合到所述接收構件。

或者，所述ISP編碼器包括第四輸出構件，通過其輸出第四碼位序列輸出，其中所述第四輸出構件耦合到所述序列間置換交錯器。

本發明還涉及一種序列間置換編碼器。所述ISP編碼器包括：接收構件，其用于接收信息位序列輸入；第一輸出構件，其用于輸出第一碼位序列輸出；第二輸出構件，其用于輸出第二碼位序列輸出；位添加構件，其耦合到所述接收構件，其中所述位添加構件在所述序列間置換編碼器中的對所述接收到的信息位序列輸入的任何隨后處理之前處理所述接收到的信息位序列輸入；第一卷積碼編碼器，其耦合在所述接收構件與所述第一輸出構件之間；以及第二卷積碼編碼器，其耦合到所述第二輸出構件；以及序列間置換交錯器，其耦合在所述位添加構件與所述第二卷積碼編碼器之間。另外，所述ISP編碼器包括第三輸出構件，其耦合到所述接收構件以輸出第三碼位序列輸出。

或者，所述ISP編碼器包括第四輸出構件，其耦合到所述序列間置換交錯器以輸出第四碼位序列輸出。

附圖說明

以下參照附圖以實例方式描述本發明，附圖將使得讀者較容易了解本發明的目的、技術內容、特征和成就，其中：

圖1展示說明在ISP渦輪碼編碼器中所利用的縮短和穿孔的實例；

圖2展示本發明的ISP編碼器的第一實施例；

圖3展示本發明的ISP編碼器的第二實施例；

圖4展示本發明的ISP編碼器的第三實施例；

圖5展示本發明的ISP編碼器的第四實施例；以及

圖6展示本發明的ISP編碼器的第五實施例。

具體實施方式

對優選實施例的詳細描述希望說明本發明，而不希望限制實施本發明的形式。