[發明專利]復合接觸插塞結構及其制造方法

有效

• 申請號: 201410503373.0
• 申請日: 2014-09-26
• 公開（公告）號: CN105023908B
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 林瑀宏;林圣軒;張志維;周友華;許嘉麟
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種接觸插塞，包括：

雙層結構，包括：

導電核芯；以及

導電襯墊，包括位于所述導電核芯的側壁上的第一部分和位于所述導電核芯的底面上的第二部分，其中，所述導電襯墊包括鈷或釕，并且所述第一部分的厚度小于所述第二部分的厚度；

擴散阻擋層，位于所述雙層結構的側壁和底面上；以及

導電膜，僅設置在所述擴散阻擋層的側壁上。

2.根據權利要求1所述的接觸插塞，其中，所述擴散阻擋層設置在所述導電膜和所述雙層結構之間。

3.根據權利要求2所述的接觸插塞，其中，所述導電膜包括鈦、鈷、鎳或鎢。

4.根據權利要求1所述的接觸插塞，其中，所述擴散阻擋層包括鉭或氮化鉭。

5.根據權利要求1所述的接觸插塞，其中，所述導電核芯包括鎢。

6.根據權利要求1所述的接觸插塞，其中，所述導電襯墊包括釕，并且所述導電核芯包括鈷。

7.根據權利要求1所述的接觸插塞，其中，所述導電襯墊包括鈷，并且所述導電核芯包括釕。

8.一種半導體器件，包括：

介電層；

接觸插塞，延伸穿過所述介電層，其中，所述接觸插塞包括：

導電核芯；

導電襯墊，包括位于所述導電核芯的側壁上的第一部分和位于所述導電核芯的底面上的第二部分，其中，所述導電襯墊包括鈷或釕，并且所述第一部分的厚度小于所述第二部分的厚度；和

擴散阻擋層，位于所述導電襯墊的側壁和底面上，其中，所述導電襯墊設置在所述擴散阻擋層和所述導電 核芯之間；以及

硅化物區，位于所述介電層下方，其中，所述擴散阻擋層與所述硅化物區直接接觸。

9.根據權利要求8所述的半導體器件，其中，所述接觸插塞還包括設置在所述擴散阻擋層的側壁上的導電膜，并且所述導電膜設置在所述擴散阻擋層和所述介電層之間。

10.根據權利要求9所述的半導體器件，其中，所述導電膜包括鈦、鈷、鎳或鎢。

11.根據權利要求9所述的半導體器件，其中，所述硅化物區包括硅和所述導電膜的導電材料的組合。

12.根據權利要求8所述的半導體器件，其中，所述導電核芯包括鎢、釕或鈷，并且所述導電核芯和所述導電襯墊包括不同的導電材料。

13.根據權利要求8所述的半導體器件，其中，所述擴散阻擋層包括鉭或氮化鉭。

14.一種用于形成接觸插塞的方法，包括：

在襯底上方形成介電層；

在所述介電層中圖案化開口以暴露出所述襯底；

在所述開口中形成擴散阻擋層；

在所述擴散阻擋層的側壁和底面上形成導電襯墊，其中，所述導電襯墊包括鈷或釕；

在所述開口中形成導電核芯，其中，所述導電核芯和所述導電襯墊包括不同的導電材料，并且所述導電襯墊設置在所述導電核芯和所述擴散阻擋層之間；以及

在所述襯底的上部中形成硅化物區，其中，所述擴散阻擋層與所述硅化物區直接接觸；

其中，導電襯墊包括位于所述導電核芯的側壁上的第一部分和位于所述導電核芯的底面上的第二部分，其中，所述第一部分的厚度小于所述第二部分的厚度。

15.根據權利要求14所述的方法，其中，形成所述擴散阻擋層包括形成包括鉭或氮化鉭的擴散阻擋層。

16.根據權利要求14所述的方法，還包括：在形成所述擴散阻擋層之前，在所述開口的底面上形成導電膜，其中，所述導電膜與所述襯底接觸。