[發(fā)明專利]移位寄存器、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示裝置

有效

• 申請?zhí)枺?/td>: 201410499444.4
• 申請日: 2014-09-25
• 公開（公告）號: CN104282255A
• 公開（公告）日: 2015-01-14
• 發(fā)明（設(shè)計(jì)）人: 吳博;祁小敬;韋東梅;譚文
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;成都京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G11C19/28
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司 11274
• 代理人: 申健

技術(shù)領(lǐng)域

本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示裝置。

背景技術(shù)

用于驅(qū)動(dòng)顯示裝置的柵極驅(qū)動(dòng)電路中包括多個(gè)金屬氧化物半導(dǎo)體場效應(yīng)晶體管，金屬氧化物半導(dǎo)體場效應(yīng)晶體管分為PMOS和NMOS。其中，柵極驅(qū)動(dòng)電路同時(shí)包括PMOS和NMOS時(shí)，為了同時(shí)保證PMOS和NMOS的性能，使得柵極驅(qū)動(dòng)電路的制作過程復(fù)雜，成本較高，同時(shí)柵極驅(qū)動(dòng)電路的特性和良品率較差。

為了提高柵極驅(qū)動(dòng)電路的良品率，降低柵極驅(qū)動(dòng)電路的成本，目前，常采用僅包括NMOS或者僅包括PMOS的柵極驅(qū)動(dòng)電路來驅(qū)動(dòng)顯示裝置。示例性地，圖1為柵極驅(qū)動(dòng)電路的移位寄存器的電路圖，圖2為圖1對應(yīng)的時(shí)序圖，該移位寄存器的電路采用4相時(shí)鐘信號(CK1、CK2、CK3和CK4)驅(qū)動(dòng)，其中，CK1實(shí)現(xiàn)第一節(jié)點(diǎn)PU預(yù)充電，CK2實(shí)現(xiàn)OUTPUT輸出、CK3和CK4實(shí)現(xiàn)將第二節(jié)點(diǎn)PD上拉至高電平，以將第一節(jié)點(diǎn)PU和輸出端OUTPUT下拉至低電平。

發(fā)明人發(fā)現(xiàn)，在上述柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)過程中，CK1、CK2、CK3和CK4的時(shí)鐘順序不能改變，否則移位寄存器不能正常工作，因此，上述柵極驅(qū)動(dòng)電路只能實(shí)現(xiàn)正向掃描，不能實(shí)現(xiàn)反向掃描，對要求雙向掃描的顯示裝置不能適用。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題在于提供一種移位寄存器、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示裝置，能夠?qū)崿F(xiàn)雙向掃描。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種移位寄存器，采用如下技術(shù)方案：

一種移位寄存器包括雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元、第一節(jié)點(diǎn)上拉單元、第一節(jié)點(diǎn)下拉單元、第二節(jié)點(diǎn)上拉單元、第二節(jié)點(diǎn)下拉單元、輸出單元和輸出端下拉單元；

所述雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元連接第一信號輸入端、第二信號輸入端、第一直流信號端、第二直流信號端、第一時(shí)鐘信號端和第三時(shí)鐘信號端，其中，所述第一直流信號端和所述第一時(shí)鐘信號端通過所述雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元控制所述第一信號輸入端與第一節(jié)點(diǎn)之間的信號傳輸，所述第二直流信號端和所述第三時(shí)鐘信號端通過所述雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元控制所述第二信號輸入端與所述第一節(jié)點(diǎn)之間的信號傳輸；

所述第一節(jié)點(diǎn)上拉單元用于維持所述第一節(jié)點(diǎn)的高電平；

所述第一節(jié)點(diǎn)下拉單元連接低電壓信號端，用于維持所述第一節(jié)點(diǎn)的低電平；

所述第二節(jié)點(diǎn)上拉單元連接所述第一時(shí)鐘信號端、所述第三時(shí)鐘信號端、所述第一直流信號端、所述第二直流信號端和高電壓信號端，用于控制所述高電壓信號端與第二節(jié)點(diǎn)之間的信號傳輸；

所述第二節(jié)點(diǎn)下拉單元連接所述低電壓信號端，用于維持所述第二節(jié)點(diǎn)的低電平；

所述輸出單元連接第二時(shí)鐘信號端和輸出端，用于控制所述第二時(shí)鐘信號端與所述輸出端之間的信號傳輸；

所述輸出端下拉單元連接所述輸出端和所述低電壓信號端，用于維持所述輸出端的低電平。

所述雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管；

所述第一薄膜晶體管的柵極連接所述第一直流信號端，所述第一薄膜晶體管的源極連接所述第一信號輸入端，所述第一薄膜晶體管的漏極連接所述第二薄膜晶體管的源極，所述第二薄膜晶體管的柵極連接所述第一時(shí)鐘信號端，所述第二薄膜晶體管的漏極連接所述第一節(jié)點(diǎn)；

所述第三薄膜晶體管的柵極連接所述第二直流信號端，所述第三薄膜晶體管的源極連接所述第二信號輸入端，所述第三薄膜晶體管的漏極連接所述第四薄膜晶體管的源極，所述第四薄膜晶體管的柵極連接所述第三時(shí)鐘信號端，所述第四薄膜晶體管的漏極連接所述第一節(jié)點(diǎn)。

所述雙向掃描控制/第一節(jié)點(diǎn)預(yù)充電單元包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管；

所述第一薄膜晶體管的源極連接所述第一信號輸入端，所述第一薄膜晶體管的漏極連接所述第一節(jié)點(diǎn)，所述第一薄膜晶體管的柵極連接所述第二薄膜晶體管的漏極，所述第二薄膜晶體管的柵極連接所述第一直流信號端，所述第二薄膜晶體管的源極連接所述第一時(shí)鐘信號端；

所述第三薄膜晶體管的源極連接所述第二信號輸入端，所述第三薄膜晶體管的漏極連接所述第一節(jié)點(diǎn)，所述第三薄膜晶體管的柵極連接所述第四薄膜晶體管的漏極，所述第四薄膜晶體管的柵極連接所述第二直流信號端，所述第四薄膜晶體管的源極連接所述第三時(shí)鐘信號端。

所述第一節(jié)點(diǎn)上拉單元包括第一電容，所述第一電容的第一端連接所述第一節(jié)點(diǎn)，所述第一電容的第二端連接所述輸出端。