[發明專利]非易失性存儲器及其制作方法

有效

• 申請號: 201410487435.3
• 申請日: 2014-09-22
• 公開（公告）號: CN105514107B
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 彭坤
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/792
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

本申請公開了一種非易失性存儲器及其制作方法。該非易失性存儲器包括：襯底；柵極結構，包括依次設置于襯底上的隧穿介質層、捕獲電荷層、頂部介質層和柵極材料層；源極和漏極，設置于柵極結構的兩側的襯底中，且源極和漏極的導電類型與襯底的導電類型相反；摻雜半導體層，設置于漏極中并與捕獲電荷層相連，且摻雜半導體層的導電類型與漏極的導電類型相反。本申請利用摻雜半導體層的能帶寬度明顯小于隧穿介質層的能帶寬度的性質，從而在捕獲電荷層和襯底之間形成隧穿通道以使電子能夠通過隧穿通道發生隧穿，進而減少了非易失性存儲器的工作電壓，并進一步提高了非易失性存儲器的讀寫速度。

技術領域

本申請涉及半導體集成電路的技術領域，具體而言，涉及一種非易失性存儲器及其制作方法。

背景技術

非易失性存儲器(non-volatile memory)是一種在供電電源關閉后仍能保持片內信息的存儲器。通常，非易失性存儲器可由浮柵結構或捕獲電荷結構(例如SONOS結構)兩大主要技術來實現。浮柵型存儲器具有相對較厚的隧穿氧化層一旦隧穿氧化層中存在缺陷，存儲電荷容易沿著缺陷從多晶硅存儲層中丟失。捕獲電荷型存儲器的隧穿氧化層的厚度較薄，并利用絕緣的氮化硅介質層來俘獲并存儲電荷，氮化硅用來捕獲電荷的陷阱是獨立的，不會因為一個缺陷導致電荷的大量丟失。捕獲電荷型存儲器還具有抗擦寫能力好、操作電壓低和功率低、工藝過程簡單且與標準CMOS工藝兼容等優點。

圖1示出了為現有非易失性存儲器(捕獲電荷型存儲器)的剖面結構示意圖。如圖1所示，該非易失性存儲器包括襯底10′，設置于襯底10′上的柵極結構40′，以及設置于柵極結構40′的兩側的襯底10′中的源極30′和漏極20′。其中，柵極結構40′包括依次設置于襯底10′上的隧穿介質層41′、捕獲電荷層42′、頂部介質層43′和柵極材料層44′；漏極20′包括輕摻雜漏極21′和形成于輕摻雜漏極21′中的重摻雜漏極23′，源極30′包括輕摻雜源極31′和形成于輕摻雜源極31′中的重摻雜源極33′；源極30′和漏極20′的導電類型與襯底10′的導電類型相反。隧穿介質層41′的材料可以為氧化硅，捕獲電荷層42′的材料可以為氮化硅，頂部介質層43′的材料可以為氧化硅，此時隧穿介質層41′、捕獲電荷層42′和頂部介質層43′構成了ONO結構。

上述非易失性存儲器的工作原理為：在編程操作時，在柵極材料層44′和襯底10′之間施加正電壓(通常為+12V)，在源極30′和漏極20′上施加相同的低電壓(通常為0V)，溝道中的電子發生隧穿穿過隧穿介質層41′，存儲在捕獲電荷層42′中，完成電子隧穿編程操作過程。在擦除操作時，在柵極材料層44′和襯底10′之間施加負電壓(通常為-10V)，在源極30′和漏極20′上施加相同的低電壓(通常為0V)，即可完成捕獲電荷層42′中捕獲的電子隧穿穿過隧穿介質層41′進入襯底10′的擦除操作過程。

在上述非易失性存儲器的工作過程中，由于隧穿介質層41′具有較高的能帶寬度，使得溝道中的電子需要獲得較高的能量才能隧穿穿過隧穿介質層41′，即在較高的編程電壓下溝道中的電子才能隧穿穿過隧穿介質層41′。同樣地，捕獲電荷層42′中的電子需要獲得較高的能量才能隧穿穿過隧穿介質層41′進入襯底10′，即在較高的擦除電壓下捕獲電荷層42′中的電子才能隧穿穿過隧穿介質層41′。可見，需要在柵極材料層44′和襯底10′之間施加較高的工作電壓才能使電子隧穿穿過隧穿介質層41′，這將導致非易失性存儲器的讀寫速度比較慢。針對上述問題，目前還沒有有效的解決方案。

發明內容

本申請旨在提供一種非易失性存儲器及其制作方法，以降低非易失性存儲器的工作電壓，從而提高非易失性存儲器的讀寫速度。

為了實現上述目的，本申請提供了一種非易失性存儲器，該非易失性存儲器包括：襯底；柵極結構，包括依次設置于襯底上的隧穿介質層、捕獲電荷層、頂部介質層和柵極材料層；源極和漏極，設置于柵極結構的兩側的襯底中，且源極和漏極的導電類型與襯底的導電類型相反；摻雜半導體層，設置于漏極中并與捕獲電荷層相連，且摻雜半導體層的導電類型與漏極的導電類型相反。