[發明專利]金屬填充塞的制備方法有效
| 申請號: | 201410487204.2 | 申請日: | 2014-09-22 |
| 公開(公告)號: | CN105514024B | 公開(公告)日: | 2018-11-16 |
| 發明(設計)人: | 田志娟;侯艷紅;劉偉杰;陳雷 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 充塞 制備 方法 | ||
本發明揭示了一種金屬填充塞的制備方法,包含:提供半導體基底,所述半導體基底上形成有一介質層,所述介質層中形成有至少一接觸開孔;在第一壓力下,在所述接觸開孔的內壁形成一第一保護層;以所述第一保護層為消耗材料形成第一成核層;在第二壓力下,在所述第一成核層上形成一第二保護層,所述第二壓力大于所述第一壓力;以所述第二保護層為消耗材料形成第二成核層;通過填充所述接觸開孔在所述第二成核層上形成金屬填充塞。本發明的金屬填充塞的制備方法的工藝的可靠性高,可以提高器件的性能。
技術領域
本發明涉及半導體技術領域,特別是涉及一種金屬填充塞的制備方法。
背景技術
由于集成電路的制作向超大規模集成電路發展,其內部的電路密度越來越大,隨著芯片中所含元件數量不斷增加,實際上就減少了表面連線的可用空間。這一問題的解決方法是采用多層金屬導線設計,也就是利用多層介質層和導電層相互疊加的多層連接,利用大量的金屬填充塞填充的接觸開孔(例如接觸孔contact hole或通孔via hole等),在兩層金屬之間形成電通路。
隨著半導體元件高度集成化的發展,接觸開孔的尺寸減小,深度增加,深寬比不斷增加,使得制備金屬填充塞的難度越來越大。例如,在接觸開孔中填充金屬鎢以形成鎢塞,如果將鎢直接填充入,接觸開孔(此時為接觸孔)時,鎢會直接沉積在半導體基底(一般材料為硅)表面上,反應物六氟化鎢(WF6)會直接與硅發生反應,導致對硅的消耗。
在現有技術中,在鎢填充之前,先在接觸開孔的內壁沉積一粘附層和一阻擋層,粘附層與介質層之間具有良好的粘附性,阻擋層用于防止六氟化鎢與底層的硅發生反應。然而,現有技術的方法并不能保證最終形成的半導體器件具有較好的良率,在鎢塞和半導體基底之間很容易出現縫隙等缺陷。參考圖1所示,在圖1中,鎢塞10和半導體基底17之間具有縫隙20,縫隙20影響半導體器件的電學性能。
發明內容
本發明的目的在于,提供一種可靠性高的金屬填充塞的制備方法,從而提高器件的性能。
為解決上述技術問題,本發明提供一種金屬填充塞的制備方法,包括:
提供半導體基底,所述半導體基底上形成有一介質層,所述介質層中形成有至少一接觸開孔;
在第一壓力下,在所述接觸開孔的內壁形成一第一保護層;
以所述第一保護層為消耗材料形成第一成核層;
在第二壓力下,在所述第一成核層上形成一第二保護層,所述第二壓力大于所述第一壓力;
以所述第二保護層為消耗材料形成第二成核層;
通過填充所述接觸開孔在所述第二成核層上形成金屬填充塞。
可選的,所述第一保護層的材料為硅。
可選的,通過提供硅烷氣體形成所述第一保護層。
可選的,所述第一保護層的厚度為
可選的,所述第一壓力為2托~10托。
可選的,所述第二保護層的材料為硅。
可選的,通過提供硅烷氣體形成所述第二保護層。
可選的,所述第二保護層的厚度為
可選的,所述第二壓力為15托~45托。
可選的,所述第一成核層的材料和第二成核層的材料均為鎢。
可選的,通過提供硅烷氣體和六氟化硅氣體形成所述第一成核層和第二成核層。
可選的,在所述第一壓力下,形成所述第一成核層。
可選的,在所述第二壓力下,形成所述第二成核層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410487204.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:分柵快閃存儲器的制造方法
- 下一篇:帶光源的芯片載運裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





