[發明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請號: 201410486996.1
• 申請日: 2014-09-22
• 公開（公告）號: CN105514091B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 殷登平
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/265;H01L21/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件及其制造方法和電子裝置，涉及半導體技術領域。本發明的半導體器件包括半導體襯底、位于所述半導體襯底上的層間介電層和位于所述層間介電層上的電容，還包括位于所述半導體襯底內且位于所述電容下方的由P型離子注入區和N阱構成的PN結二極管，其中所述N阱位于所述P型離子注入區的下方并包圍所述P型離子注入區位于所述半導體襯底內的部分。本發明的半導體器件由于包括設置于電容下方的PN結二極管，因此可以防止來自半導體襯底的噪聲進入電容，提高半導體器件的抗噪聲能力。本發明的制造方法用于制造上述半導體器件，制得的半導體器件同樣具有上述優點。本發明的電子裝置包括上述半導體器件，因而同樣具有上述優點。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法和電子裝置。

背景技術

在半導體技術領域中，電容是集成電路的重要組成單元之一。其中，MOM(metal-oxide-metal；金屬-氧化物-金屬)電容由于具有可以與銅互聯結構一起實現且電容密度較高等優點，在很多半導體器件的制造中得到了廣泛應用。例如：現有的CMOS圖像傳感器(CIS)邏輯電路中就采用了MOM電容結構。

現有的一種半導體器件的MOM電容及相關部分的結構的剖視圖如圖1A所示，該半導體器件包括半導體襯底100和位于半導體襯底100上的MOM電容106，其中，MOM電容106設置于位于半導體襯底100內的淺溝槽隔離(STI)102的上方，MOM電容106包括層疊的梳狀的第一金屬層M1、第二金屬層M2和第三金屬層M3，第一金屬層M1與第二金屬層M2之間以及第二金屬層M2與第三金屬層M3之間為金屬間介電層。其中，在半導體襯底100內形成有位于淺溝槽隔離102下方的P阱101，位于P阱101的外圍的P+離子注入區103通過位于層間介電層(ILD)104內的接觸孔(CT)105與第一金屬層M1相連。

在現有技術中，采用上述結構的半導體器件通常存在如下技術問題：當半導體襯底100為P型襯底時，來自半導體襯底的噪聲(noise)對MOM電容以及金屬層與P阱間的電容會造成很大的影響。其中，來自基板的噪聲的作用原理如圖1B所示，當半導體襯底100為P型襯底時，來自半導體襯底100的噪聲可以沿著半導體襯底100、P阱101、P+離子注入區103、接觸孔105構成的通道傳導至第一金屬層M1(如圖1B中箭頭所示)，因此，來自半導體襯底的噪聲將傳導入MOM電容以及其他包括第一金屬層M1或與第一金屬層M1相連的電容。實踐表明，來自半導體襯底的噪聲給MOM電容帶來的負面影響非常大。當該半導體器件除MOM電容外還包括其他組件(例如：邏輯電路)時，該來自P型半導體襯底的噪聲還會對其他組件造成不良影響。例如，在包括上述MOM電容結構的CIS邏輯電路中，該來自P型半導體襯底的噪聲會造成CIS的閃爍噪聲(flicker noise)、固定圖案噪聲(Fixed Pattern noise)以及臨時噪聲(Temp noise)的增加，嚴重影響器件的性能。

由此可見，采用現有技術中的上述結構的半導體器件，來自P型半導體襯底的噪聲會進入位于半導體襯底上方的電容，從而造成不良影響。因此，為解決上述技術問題，有必要提出一種新的半導體器件及其制造方法。

發明內容

針對現有技術的不足，本發明提出一種半導體器件及其制造方法和電子裝置，該半導體器件可以防止來自半導體襯底的噪聲進入位于半導體襯底上方的電容。

本發明的一個實施例提供一種半導體器件，包括半導體襯底、位于所述半導體襯底上的層間介電層和位于所述層間介電層上的電容，還包括位于所述半導體襯底內且位于所述電容下方的由P型離子注入區和N阱構成的PN結二極管，其中所述N阱位于所述P型離子注入區的下方并包圍所述P型離子注入區位于所述半導體襯底內的部分。

可選地，所述電容為MOM電容，其包括層疊的第一金屬層、第二金屬層和第三金屬層，其中所述第一金屬層與所述第二金屬層之間以及所述第二金屬層與所述第三金屬層之間為金屬間介電層。