[發明專利]基于并行處理的采樣裝置和采樣方法

有效

• 申請號: 201410484254.5
• 申請日: 2014-09-19
• 公開（公告）號: CN104270154B
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 向川云;彭艷;劉憲軍;戴文;陳俊霖;劉曉偉
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H03M1/54
• 分類號: H03M1/54
• 代理公司: 成都九鼎天元知識產權代理有限公司51214
• 代理人: 錢成岑

技術領域

本發明涉及信號采樣技術領域，尤其是一種基于并行處理的采樣裝置和采樣方法。

背景技術

目前的寬帶接收體制中，IBW(瞬時帶寬，Instantaneous Bandwidth)和DR(動態范圍，dynamic range)逐漸成為信號接收的瓶頸問題。而ADC(模擬/數字轉換器，Analog to Digital Converter)作為寬帶接收的核心器件，其工藝水平成為限制IBW和DR技術指標的主要因素。在ADC的技術指標無法提升的情況下，頻帶折疊采樣、壓縮采樣、單比特采樣就成為拓展信號采集帶寬的主要手段。然而，頻段折疊采樣會使射頻通道變得更為復雜并會損失系統靈敏度；壓縮采樣則要求信號具有相應的稀疏性；單比特采樣在信號幅度、相位上會有所損失并且系統動態低。這些都會限制采樣系統的應用范圍。

現有技術中，提高數字采樣實時帶寬的常見途徑是采用并行結構。并行結構是指采用多路ADC進行并行交替采樣，該途徑可以使采樣率倍增，M片ADC以較低采樣率對輸入信號并行交替采樣，整體采樣率就可以達到單片ADC的M倍。但采用并行結構也存在著缺點，由于多路ADC之間的采樣時鐘的差異性等因素會不可避免在并行采樣過程中產生非均勻誤差，從而產生寄生譜峰，若不加以處理，將影響到采樣系統的DR。同時，在采樣率大幅提高的情況下，單片ADC有限的模擬帶寬又限制了采樣系統的應用范圍。

為解決非均勻誤差的問題，傳統的處理方法是在對多路ADC采樣數據拼接過程中，以數字處理的方式補償非均勻誤差。這類方法雖然對系統非均勻誤差的補償效果比較優良，但是需要進行較多的運算量以及占用較多的處理資源，對采樣系統的實時性產生較大影響，更為重要的問題在于，非均勻誤差補償是在信號采樣已經完成的前提下進行的，僅僅是對具有誤差的采樣數據作一定修正和補償，未能從根本上解決多路ADC進行并行采樣過程中會產生的非均勻誤差的問題，采樣信號的保真度仍會受到非均勻誤差的影響。

發明內容

本發明所要解決的技術問題是：針對上述存在的問題，提供一種基于并行處理的采樣裝置和采樣方法。

本發明采用的技術方案是：提供一種基于并行處理的采樣裝置，所述采樣裝置包括初級采樣單元、二級采樣單元、時鐘管理單元和數據融合單元，其中：所述時鐘管理單元向初級采樣單元提供第一采樣時鐘，向二級采樣單元提供多個第二采樣時鐘，多個第二采樣時鐘的頻率相等且頻率之和等于第一采樣時鐘的頻率，且多個第二采樣時鐘的相位依次錯開第一采樣時鐘的一個周期；所述初級采樣單元接收輸入信號，在第一采樣時鐘的每一周期跟蹤輸入信號，并將輸出保持為與輸入信號一致的采樣波形；所述二級采樣單元通過多條通路分別接收在第一采樣時鐘的每一周期輸出的采樣波形，控制多條通路分別在第二采樣時鐘的每一周期跟蹤采樣波形，并分別將輸出保持為采樣波形，其中，多個第二采樣時鐘分別驅動一條通路；所述數據融合單元對多路輸出的采樣波形進行數據融合，得到與第一采樣時鐘頻率一致的寬帶采樣信號。

優選地，所述第一采樣時鐘和第二采樣時鐘的每一周期均分為跟蹤階段和保持階段，每一第二采樣時鐘的跟蹤階段至少部分位于第一采樣時鐘的保持階段，其中：所述初級采樣單元具體用于在第一采樣時鐘的每一周期的跟蹤階段跟蹤所述輸入信號，并在保持階段將輸出保持為與輸入信號一致的采樣波形，直至下一周期的跟蹤階段到來為止；所述二級采樣單元具體用于控制多條通路分別在第二采樣時鐘的每一周期的跟蹤階段跟蹤初級采樣單元在第一采樣時鐘的不同周期輸出的采樣波形，并在保持階段分別將輸出保持為采樣波形。

優選地，所述采樣裝置還包括匹配單元，所述匹配單元用于接收所述初級采樣單元在第一采樣時鐘的每一周期輸出的采樣波形，并對采樣波形進行信號匹配后送入所述二級采樣單元。

優選地，所述信號匹配的過程至少包括功率分配、阻抗匹配、幅度范圍匹配和相位關系匹配。

優選地，所述采樣裝置還包括信號調理單元，所述信號調理單元用于接收所述輸入信號，并對所述輸入信號進行調理后送入所述初級采樣單元，以使輸入信號符合初級采樣單元的接收要求。