[發明專利]基于鏈式分數階積分電路模塊的0.4 階Liu混沌系統電路實現

有效

• 申請號: 201410483709.1
• 申請日: 2014-09-19
• 公開（公告）號: CN104202152A
• 公開（公告）日: 2014-12-10
• 發明（設計）人: 王春梅
• 申請（專利權）人: 王春梅
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 無
• 代理人: 無

1.一種鏈式分數階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯，形成第一部分，電阻Ry與電容Cy并聯，形成第二部分，電阻Rz與電容Cz并聯，形成第三部分，電阻Rw與電容Cw并聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯輸出引腳PO1、PO2。?

2.根據權利要求1所述一種鏈式分數階積分電路模塊，其特征在于：所述電阻Rx由電位器Rx1和電阻Rx2、Rx3、Rx4、Rx5串聯組成，所述電容Cx由電容Cx1、Cx2、Cx3、Cx4并聯組成；所述電阻Ry由電位器Ry1和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由電容Cy1、Cy2、Cy3、Cy4，并聯組成；所述電阻Rz由電位器Rz1和電阻Rz2、Rz3、Rz4、Rz5串聯組成，所述電容Cz由電容Cz1、Cz2、Cz3、Cz4并聯組成；所述電阻Rw由電位器Rw1和電阻Rw2、Rw3、Rw4、Rw5串聯組成，所述電容Cw由電容Cw1、Cw2、Cw3、Cw4并聯組成。?

3.根據權利要求1所述一種鏈式分數階積分電路模塊，所述0.4階積分電路模塊，其特征在于：所述0.4階積分電路模塊由鏈式分數階積分電路I和鏈式分數階積分電路II級聯組成，所述鏈式分數階積分電路I級聯輸入引腳PI1、PI2懸空，所述鏈式分數階積分電路I輸出引腳P1、P2、P3、P4懸空，所述鏈式分數階積分電路I級聯輸出引腳PO1接鏈式分數階積分電路II的PI1，鏈式分數階積分電路I的PO2接鏈式分數階積分電路II的PI2，鏈式分數階積分電路II的P、P1、P3、P4和PO1、PO2均懸空，所述鏈式分數階積分電路I的電阻Rx＝3.744M，所述鏈式分數階積分電路I的電位器Rx1＝1.5M，所述鏈式分數階積分電路I的電阻Rx2＝2M、Rx3＝200K、Rx4＝20K、Rx5＝20K，所述鏈式分數階積分電路I的電容Cx＝15.02uF，所述鏈式分數階積分電路I的電容Cx1＝10uF、Cx2＝4.7uF、Cx3＝330nF、Cx4懸空；所述鏈式分數階積分電路I的電阻Ry＝1.392M，所述鏈式分數階積分電路I的電位器Ry1＝1M，所述鏈式分數階積分電路I的電阻Ry2＝200K、Ry3＝200K、Ry4＝0K、Ry5＝0K，所述鏈式分數階積分電路I的電容Cy＝5.926uF，所述鏈式分數階積分電路I的電容Cy1＝4.7uF、Cy2＝1uF、Cy3＝220nF、Cy4懸空；所述鏈式分數階積分電路I的電阻Rz＝0.631M，所述鏈式分數階積分電路I的電位器Rz1＝0.5M，所述鏈式分數階積分電路I的電阻Rz2＝100K、Rz3＝20K、Rz4＝10K、Rz5＝1K，所述鏈式分數階積分電路I的電容Cz＝1.92uF，所述鏈式分數階積分電路I的電容Cz1＝1uF、Cz2＝470nF、Cz3＝220nF、Cz4＝220nF；所述鏈式分數階積分電路I的電阻Rw＝0.294M，所述鏈式分數階積分電路I的電位器Rw1＝51K，所述鏈式分數階積分電路I的電阻Rw2＝200K、Rw3＝20K、Rw4＝20K、Rw5＝2K，所述鏈式分數階積分電路I的?電容Cw＝0.605uF，所述鏈式分數階積分電路I的電容Cw1＝470nF、Cw2＝100nF、Cw3＝33nF、Cw4懸空；?

所述鏈式分數階積分電路II的電阻Rx＝0.143M，所述鏈式分數階積分電路II的電位器Rx1＝100K，所述鏈式分數階積分電路II的電阻Rx2＝20K、Rx3＝20K、Rx4＝2K、Rx5＝1K，所述鏈式分數階積分電路II的電容Cx＝0.183uF，所述鏈式分數階積分電路II的電容Cx1＝100nF、Cx2＝47nF、Cx3＝33nF、Cx4＝3.3nF；所述鏈式分數階積分電路II的電阻Ry＝0.106M，所述鏈式分數階積分電路II的電位器Ry1＝5.1K，所述鏈式分數階積分電路II的電阻Ry2＝100K、Ry3＝1K、Ry4＝0K、Ry5＝0K，所述鏈式分數階積分電路II的電容Cy＝0.036uF，所述鏈式分數階積分電路II的電容Cy1＝33nF、Cy2＝3.3nF、Cy3、Cy4懸空；所述鏈式分數階積分電路II的電位器Rz1，所述鏈式分數階積分電路II的電阻Rz2、Rz3、Rz4、Rz5均懸空；所述鏈式分數階積分電路II的電容Cz1、Cz2、Cz3、Cz4均懸空；所述鏈式分數階積分電路II的電位器Rw1，所述鏈式分數階積分電路II的電阻Rw2、Rw3、Rw4、Rw5均懸空；所述鏈式分數階積分電路II的電容Cw1、Cw2、Cw3、Cw4均懸空。?

4.基于鏈式分數階積分電路模塊的0.4階Liu混沌系統電路，其特征在于：?

(1)Liu混沌系統i為：?

(2)0.4階Liu混沌系統ii為：?

(3)根據0.4階Liu混沌系統ii構造模擬電路，利用運算放大器U1、運算放大器U2及電阻和0.4階積分電路模塊U5-U6、0.4階積分電路模塊U7-U8、0.4階積分電路模塊U9-U10構成反相加法器和反相0.4階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；?

所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和0.4階積分電路模塊?U5-U6、0.4階積分電路模塊U7-U8，所述運算放大器U2連接乘法器U3、乘法器U4和0.4階積分電路模塊U9-U10，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2；?

所述運算放大器U1的第1引腳通過電阻R8與U1的第6引腳相接，第2引腳通過電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接鏈式分數階積分電路U7的P引腳，第7引腳接輸出y,通過電阻R1與第13引腳相接，接鏈式分數階積分電路U8的P2引腳，第8引腳接輸出x,通過電阻R4與第9引腳相接，通過電阻R5與第2引腳相接，接乘法器U3的第1引腳，接乘法器U4的第1和第3引腳，接鏈式分數階積分電路U6的P2引腳，第9引腳接鏈式分數階積分電路U5的P引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相接；?

所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳輸出z，通過電阻R12與第9引腳相接，接乘法器U3的第3引腳，接接鏈式分數階積分電路U10的P2引腳，第9引腳接鏈式分數階積分電路U9的P引腳，第13引腳通過電阻R10接第14引腳，第14引腳通過電阻R11接第9引腳；?

所述乘法器U3的第1引腳接U1的第8腳，第3引腳接U2的第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R7接U1第6引腳，第8引腳接VCC；?

所述乘法器U4的第1和第3引腳接U1的第7腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R9接U2第13引腳，第8引腳接VCC。?

所述0.4階積分電路模塊U5-U6中的U5的PI1、PI2、P1、P2、P3、P4引腳懸空，P引腳接運算放大器U1的第9引腳，U6的P、P1、P3、P4引腳懸空，P2引腳接接運算放大器U1的第8引腳，U5級聯輸出引腳PO1接U6的PI1,U5的PO2接U6的PI2；?

所述0.4階積分電路模塊U7-U8中的U7的PI1、PI2、P1、P2、P3、P4引腳懸空，P引腳接運算放大器U1的第6引腳，U8的P、P1、P3、P4引腳懸空，P2引腳接接運算放大器U1的第7引腳，U7級聯輸出引腳PO1接U8的PI1,U7的PO2接U8的PI2；?

所述0.4階積分電路模塊U9-U10中的U9的PI1、PI2、P1、P2、P3、P4引腳懸空，P引腳接運算放大器U2的第9引腳，U10的P、P1、P3、P4引腳懸空，P2引腳接接運算放大器U2的第8引腳，U9級聯輸出引腳PO1接U10的PI1,U9的PO2接U10的PI2。?