[發明專利]基于鏈式分數階積分電路模塊的0.9階Zhou混沌系統電路

有效

• 申請號: 201410483134.3
• 申請日: 2014-09-19
• 公開（公告）號: CN104202151A
• 公開（公告）日: 2014-12-10
• 發明（設計）人: 王曉紅
• 申請（專利權）人: 王曉紅
• 主分類號: H04L9/00
• 分類號: H04L9/00;H03K19/00
• 代理公司: 無
• 代理人: 無

1.一種鏈式分數階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯，形成第一部分，電阻Ry與電容Cy并聯，形成第二部分，電阻Rz與電容Cz并聯，形成第三部分，電阻Rw與電容Cw并聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯輸出引腳PO1、PO2。?

2.根據權利要求1所述一種鏈式分數階積分電路模塊，其特征在于：所述電阻Rx由電位器Rx1和電阻Rx2、Rx3、Rx4、Rx5串聯組成，所述電容Cx由電容Cx1、Cx2、Cx3、Cx4并聯組成；所述電阻Ry由電位器Ry1和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由電容Cy1、Cy2、Cy3、Cy4，并聯組成；所述電阻Rz由電位器Rz1和電阻Rz2、Rz3、Rz4、Rz5串聯組成，所述電容Cz由電容Cz1、Cz2、Cz3、Cz4并聯組成；所述電阻Rw由電位器Rw1和電阻Rw2、Rw3、Rw4、Rw5串聯組成，所述電容Cw由電容Cw1、Cw2、Cw3、Cw4并聯組成。?

3.根據權利要求1所述一種鏈式分數階積分電路模塊，所述0.9階積分電路模塊，根據權利要求1、2，其特征在于：所述級聯輸入引腳PI1、PI2懸空，所述輸出引腳P1、P2、P4懸空，所述級聯輸出引腳PO1、PO2懸空，所述電阻Rx＝62.84M，所述電位器Rx1＝22M，所述電阻Rx2＝10M、Rx3＝10M、Rx4＝10M、Rx5＝10M，所述電容Cx＝1.232uF，所述電容Cx1＝1uF、Cx2＝100nF、Cx3＝100nF、Cx4＝33nF；所述電阻Ry＝0.25M，所述電位器Ry1＝51K,所述電阻Ry2＝200K、Ry3＝0K、Ry4＝0K、Ry5＝0K，所述電容Cy＝1.840uF，所述電容Cy1＝1uF、Cy2＝470nF、Cy3＝330nF、Cy4＝47nF；所述電阻Rz＝0.0025M，所述電位器Rz1＝0.51K和所述電阻Rz2＝2K、Rz3＝0K、Rz4＝0K、Rz5＝0K，所述電容Cz＝1.1uF，所述電容Cz1＝1uF、Cz2＝100nF、Cz3懸空、Cz4懸空；所述電阻Rw，所述電位器Rw1和所述電阻Rw2、Rw3、Rw4、Rw5，所述電容Cw和所述電容Cw1、Cw2、Cw3、Cw4，均懸空。?

4.基于鏈式分數階積分電路模塊的0.9階Zhou混沌系統電路，其特征在于：?

(1)Zhou混沌系統i為：?

(2)0.9階Zhou混沌系統ii為：?

(3)根據0.9階Zhou混沌系統ii構造模擬電路，利用運算放大器U1、運算放大器U2及電阻和0.9階積分電路模塊U5、0.9階積分電路模塊U6、0.9階積分電路模塊U7構成反相加法器和反相0.9階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；?

所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和0.9階積分電路模塊U5、0.9階積分電路模塊U6，所述運算放大器U2連接乘法器U3、乘法器U4和0.9階積分電路模塊U7，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2；?

所述運算放大器U1的第1引腳通過電阻R8與U1的第6引腳相接，第2引腳通過電阻R7與U1第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接0.9階積分電路模塊U6的P引腳，第7引腳接輸出y,通過電阻R5與第9引腳相接，接0.9階積分電路模塊U6的P3引腳，接乘法器U3的第1引腳，接乘法器U4的第1引腳，第8引腳接輸出x，通過電阻R2與第13引腳相接，通過電阻R6與第2引腳相接，接乘法器U4的第3引腳，接0.9階積分電路模塊U5的P3引腳，第9引腳接0.9階積分電路模塊U5的P引腳，第13引腳通過電阻R3與第14引腳相接，第14引腳通過電阻R4與第9引腳相接；?

所述運算放大器U2的第1、2、6、7、13、14引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳輸出z，通過電阻R10與U2的第9引腳相接，接乘法器U3的第3引腳，接接0.9階積分電路模塊U7的P3引腳，第9引腳接0.9階積分電路模塊U7的P引腳；?

所述乘法器U3的第1引腳接U1的第7腳，第3引腳接U2的第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R1接U1第13引腳，通過電阻R9接U1第6引腳，第8引腳接VCC；?

所述乘法器U4的第1引腳接U1的第7腳，第3引腳接U1的第8腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第9引腳，第8引腳接VCC；?

所述0.9階積分電路模塊U5的PI1、PI2、PO1、PO2、P1、P2、P4引腳懸空，P引腳接運算放大器U1的第9引腳，P3引腳接接運算放大器U1的第8引腳；?

所述0.9階積分電路模塊U6的PI1、PI2、PO1、PO2、P1、P2、P4引腳懸空，P引腳接運算放大器U1的第6引腳，P3引腳接接運算放大器U1的第7引腳；?

所述0.9階積分電路模塊U7的PI1、PI2、PO1、PO2、P1、P2、P4引腳懸空，P引腳接運算放大器U2的第9引腳，P3引腳接接運算放大器U2的第8引腳。