[發明專利]溝槽型雙層柵MOS多晶硅間高密度等離子體氧化膜的制造方法有效
| 申請號: | 201410482674.X | 申請日: | 2014-09-19 |
| 公開(公告)號: | CN104362088B | 公開(公告)日: | 2017-03-29 |
| 發明(設計)人: | 陳晨;陳正嶸;陳菊英 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/285 | 分類號: | H01L21/285 |
| 代理公司: | 上海浦一知識產權代理有限公司31211 | 代理人: | 丁紀鐵 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 雙層 mos 多晶 高密度 等離子體 氧化 制造 方法 | ||
1.一種溝槽型雙層柵MOS多晶硅間高密度等離子體氧化膜的制造方法,其特征是,包括以下步驟:
1)在硅基板上,生長第一氮化膜;
2)在硅基板上,進行溝槽刻蝕;
3)在溝槽內,生長介質層;
4)在介質層上,生長第一層多晶硅;
5)對第一層多晶硅進行反刻蝕;
6)去除第一層多晶硅上方溝槽側壁的介質層;
7)在溝槽的底部和側壁以及硅基板表面淀積第二氮化膜后,刻蝕去除溝槽底部的第二氮化膜,露出第一層多晶硅;
8)在第一層多晶硅上,生長熱氧介質層;
9)去除溝槽側壁的第二氮化膜和硅基板表面的第一、二氮化膜;
10)墊積高密度等離子體氧化膜,墊積厚度為4300埃至5000埃;
11)濕法刻蝕高密度等離子體氧化膜;
12)柵極氧化層生長;
13)第二層多晶硅淀積與反刻蝕;
14)形成基極和源極;
15)形成接觸孔、金屬和鈍化層。
2.如權利要求1所述的高密度等離子體氧化膜的制造方法,其特征是:實施步驟10)時,墊積厚度為4500埃。
3.如權利要求1或2所述的高密度等離子體氧化膜的制造方法,其特征是:在步驟11)和步驟12)之間還具有步驟A),生成一氧化膜后,再將此氧化膜刻蝕去除。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410482674.X/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





