[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 201410478979.3
• 申請日: 2014-09-18
• 公開（公告）號: CN105489650A
• 公開（公告）日: 2016-04-13
• 發明（設計）人: 徐燁鋒;閆江;唐兆云;唐波;許靜
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;吳蘭柱

技術領域

本發明屬于半導體制造領域，尤其涉及一種半導體器件及其制造方法。

背景技術

隨著器件的特征尺寸不斷減小，在進入納米尺度尤其是22nm以下尺寸 以后，臨近半導體物理器件的極限問題接踵而來，如電容損耗、漏電流增 大、噪聲提升、閂鎖效應和短溝道效應等，為了克服這些問題，SOI(絕緣 體上硅，Silicon-On-Insulator)技術應運而生。

SOI襯底分厚層和薄層SOI，薄層SOI器件的頂層硅的厚度小于柵下 最大耗盡層的寬度，當頂層硅的厚度變薄時，器件從部分耗盡(Partially Depletion)向全部耗盡(FullyDepletion)轉變，當頂層硅小于50nm時， 為超薄SOI(UltrathinSOI，UTSOI)，SOI器件全部耗盡，全部耗盡的器 件具有較大電流驅動能力、陡直的亞閾值斜率、較小的短溝道、窄溝道效 應和完全消除Kink效應等優點，特別適用于高速、低壓、低功耗電路的應 用，超薄SOI成為22nm以下尺寸工藝的理想解決方案。

然而，目前SOI襯底的造價較高，且提供的SOI襯底的規格較為單一， 無法根據器件的需要調整各層的厚度。

發明內容

本發明的目的在于克服現有技術中的不足，提供一種半導體器件及其 制造方法，可利用體襯底實現SOI器件且易于形成背柵。

為實現上述目的，本發明的技術方案為：

一種半導體器件的制造方法，包括步驟：

提供半導體襯底；

在部分襯底上形成第一半導體層，在襯底及第一半導體層上形成第二 半導體層，襯底上形成有第一隔離；

以第一半導體層之上的第二半導體層為有源區形成器件結構；

在第一半導體層之上的第二半導體層中形成貫通的刻蝕孔；

通過刻蝕孔腐蝕去除第一半導體層，以形成空腔；

在空腔及刻蝕孔的內表面上形成介質層，并以導體層填充空腔及刻蝕 孔，以分別形成背柵及連接孔；

在柵極兩側、第一隔離與背柵之間的襯底上形成器件結構的第二隔離。

可選的，形成第一半導體層和第二半導體層的步驟具體包括：

在襯底上形成第一掩膜層，并刻蝕部分厚度的襯底；

進行選擇性外延生長，形成第一半導體層；

去除第一掩膜層；

進行外延生長，形成第二半導體層；

刻蝕第二半導體層及襯底，以形成第一溝槽；

填充第一溝槽，以形成第一隔離。

可選的，所述襯底為硅襯底，所述第一半導體層為Ge_xSi_1-x，其中 0<x<1，所述第二半導體層為硅。

可選的，通過刻蝕孔腐蝕去除第一半導體層，以形成空腔的步驟具體 包括：

采用HF、H₂O₂、CH₃COOH和H₂O的刻蝕劑進行腐蝕去除第一半導體 層，以形成空腔。

可選的，在空腔及刻蝕孔的內表面上形成介質層，并以導體層填充空 腔及刻蝕孔的步驟具體包括：

采用ALD工藝，在空腔以及刻蝕孔的內表面上形成介質層，并以導體 層填充空腔及刻蝕孔。

可選的，所述介質層為高k介質材料。

可選的，在柵極兩側、第一隔離與背柵之間的襯底上形成器件結構的 第二隔離的步驟具體包括：

刻蝕第一隔離與背柵之間的襯底和部分與襯底相接的背柵及其上的結 構，形成第二溝槽；

進行第二溝槽的填充，以形成第二隔離。

此外，本發明還提供了由上述方法形成的半導體器件，包括：

半導體襯底；

半導體襯底上的空腔以及其上的第二半導體層；

襯底上的間隔第二半導體層的第一隔離；

第二半導體層上的器件結構；

貫穿第二半導體層至空腔的刻蝕孔；

在柵極兩側、第一隔離與空腔之間的襯底上的器件結構的第二隔離；

其中，所述空腔和刻蝕孔的內表面上形成有介質層，空腔和刻蝕孔內 填充有互連的導體層。

可選的，所述介質層為高k介質材料。