[發明專利]SOC芯片的管腳復用電路

在審

• 申請號: 201410472287.8
• 申請日: 2014-09-16
• 公開（公告）號: CN104270127A
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 楊修
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及SOC芯片設計領域，更具體地涉及一種SOC芯片的管腳復用電路。

背景技術

隨著SOC芯片設計的不斷發展，集成規模愈來愈大，SOC芯片也愈來愈復雜。隨之而來的是，SOC芯片與外部交流的“窗口”(管腳)，所需要的數目也是愈來愈來多，少則幾十，多則幾百，已經極大地制約了SOC芯片的成本壓縮，有些管腳限制很嚴重的SOC芯片甚至可能出現芯片面積是真正設計的幾倍，從而導致成本提升幾倍的情況。

因此，在SOC芯片設計中，對管腳的復用愈來愈重視。一般通常的做法是，根據功能進行復用，比如同一個管腳在某一時刻需要進行SPI通訊，就將管腳復用成SPI接口管腳；在下一時刻需要進行JTAG通訊，就將管腳復用成JTAG接口管腳。

但是，一些特殊的固定功能管腳按照上述方式還是無法進行復用，比如LED管腳。在SOC芯片工作過程中，LED燈需要一直指示芯片工作狀態，因此根本無法復用成其它功能管腳。

因此，有必要提供一種改進的SOC芯片的管腳復用電路，以實現對固定功能輸出管腳的復用。

發明內容

本發明的目的是提供一種SOC芯片的管腳復用電路，本發明的SOC芯片的管腳復用電路可對芯片的固定功能管腳進行復用，復用成某些固定狀態的輸入配置管腳，提高了芯片管腳的復用率，減小了芯片的體積。

為實現上述目的，本發明提供一種SOC芯片的管腳復用電路，其包括上電復位展寬子電路、采樣保存子電路、管腳、等效上拉電阻或等效下拉電阻，SOC芯片的上電復位信號輸入所述上電復位展寬子電路，且所述上電復位展寬子電路將展寬后的上電復位信號輸入所述采樣保存子電路與管腳的使能端，以控制所述采樣保存子電路的采樣時間點及所述管腳的輸出，所述管腳的外部連接端與外部應用連接，管腳的輸出端與SOC芯片連接，管腳的輸入端與所述采樣保存子電路連接，所述等效上拉電阻或等效下拉電阻的一端與所述管腳的外部連接端連接，所述等效上拉電阻的另一端與外部電源連接，所述等效下拉電阻的另一端接地。

較佳地，所述上電復位展寬子電路對上電復位信號進行展寬的期間，所述等效上拉電阻或等效下拉電阻控制所述管腳的狀態。

較佳地，所述上電復位展寬子電路對上電復位信號進行展寬的期間，所述等效上拉電阻或等效下拉電阻的狀態通過所述管腳輸入SOC芯片。

較佳地，所述上電復位展寬子電路對上電復位信號進行展寬的期間，所述采樣保存子電路對等效上拉電阻或等效下拉電阻的狀態進行采樣，且通過展寬后的上電復位信號控制采樣時間點。

與現有技術相比，本發明的SOC芯片的管腳復用電路，通過所述上電復位展寬子電路對輸入的上電復位信號進行展寬，且展寬后的上電復位信號控制所述管腳的使能端，使得在上電復位信號的展寬期間管腳仍然處于輸入狀態，芯片及外部應用均沒有對管腳進行驅動，管腳狀態就可以由等效上拉電阻或等效下拉電阻來控制，從而可通過等效上拉電阻或等效下拉電阻輸入期望的固定模式的輸入激勵至芯片，即實現了對固定管腳輸入激勵而復用該固定管腳，控制芯片。因此，本發明SOC芯片的管腳復用電路提高了芯片管腳的復用率，減小了芯片的體積。

通過以下的描述并結合附圖，本發明將變得更加清晰，這些附圖用于解釋本發明的實施例。

附圖說明

圖1為本發明SOC芯片的管腳復用電路的結構框圖。

圖2為本發明一個具體實施例的結構框圖。

圖3為本發明一個具體實施例的另一結構框圖。

具體實施方式

現在參考附圖描述本發明的實施例，附圖中類似的元件標號代表類似的元件。如上所述，本發明提供了一種SOC芯片的管腳復用電路，本發明的SOC芯片的管腳復用電路可對芯片的固定功能管腳進行復用，復用成某些固定狀態的輸入配置管腳，提高了芯片管腳的復用率，減小了芯片的體積。