[發明專利]一種快速鎖定的全數字鎖相環及實現方法

有效

• 申請號: 201410469836.6
• 申請日: 2014-09-15
• 公開（公告）號: CN104242931B
• 公開（公告）日: 2017-06-30
• 發明（設計）人: 顏曉軍;李亞琭;游立;劉民;吳康;李君
• 申請（專利權）人: 北京東方計量測試研究所
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京海虹嘉誠知識產權代理有限公司11129
• 代理人: 王鍵

技術領域

本發明涉及數字電路技術領域，特別是涉及一種快速鎖定的全數字鎖相環及實現方法。

背景技術

鎖相環是一種能使輸出信號在頻率和相位上與輸入信號同步的電路，即系統進入鎖定狀態后，輸出信號與輸入信號之間相差為零，或者保持為常數。傳統的鎖相環各個部件都是由模擬電路實現的，一般包括鑒相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)三個基本部件。隨著數字技術的發展，全數字鎖相環ADPLL(AllDigital Phase-Locked Loop)逐步發展起來，在通信、雷達、測量和自動化控制等領域得到了廣泛的應用。所謂全數字鎖相環，就是環路部件全部數字化，采用數字鑒相器、數字環路濾波器、數控振蕩器構成鎖相環路，并且系統中的信號全是數字信號。全數字鎖相環與傳統的模擬電路實現的鎖相環相比，不僅吸收了數字電路可靠性高、體積小、價格低等優點，并且由于避免了模擬鎖相環存在的溫度漂移和易受電壓變化影響等缺點，從而具備可靠性高、工作穩定、調節方便等優點。

傳統的全數字鎖相環一般由鑒相器、K變模可逆計數器、加減脈沖控制器、除N計數器等基本部件組成，原理框圖如圖1所示。輸入頻率f_i與比較頻率f_o經過鑒相器產生相位誤差脈沖，經過K變模可逆計數器，產生兩種脈沖；加減脈沖控制器根據兩種脈沖信號，對外部參考時鐘頻率提高或降低，再通過除N計數器，產生反饋信號f_o。但隨著N值的增大，鎖相環路的鎖定周期變長；并且，基于K變模可逆計數器的工作原理，要求輸入信號為占空比1:1的數字信號。

發明內容

本發明針對現有技術中存在的缺陷或不足，提供一種快速鎖定的全數字鎖相環及實現方法，通過控制鎖相環路外部時鐘信號，可以在一個周期內完成鎖相環的捕獲，實現快速鎖定。該全數字鎖相環可用于對頻率信號的相位鎖定和倍頻信號的產生，尤其是在對鎖相速度要求高的電路設計中，本發明具有十分明顯的優勢。

本發明的技術方案如下：

一種快速鎖定的全數字鎖相環，其特征在于，所述鎖相環在一個周期內達到鎖定狀態；包括鑒相器、相位誤差計數器、分頻器、脈沖控制器和除N計數器，所述鑒相器將輸入頻率fi和比較頻率f_com進行鑒相，將產生的誤差信號v_o輸入給所述相位誤差計數器；所述相位誤差計數器對誤差信號v_o進行計數，產生計數值N_x輸入給所述脈沖控制器；所述分頻器對外部時鐘2Nf_c進行二分頻，產生頻率相同、相位相差180°的兩路頻率信號f₁和f₂也輸入給所述脈沖控制器；所述脈沖控制器根據計數值N_x，對頻率信號f₁、f₂、2Nf_c進行選擇性輸出，將產生的倍頻信號f_mul輸入給所述除N計數器；所述除N計數器對脈沖控制器輸出的倍頻信號f_mul進行N倍分頻，產生與輸入頻率f_i頻率相同、相位一致的比較頻率f_com；所述外部時鐘2Nf_c中的N為除N計數器的分頻數，f_c為環路中心頻率，且f_c≈f_i，

一種快速鎖定的全數字鎖相環的實現方法，其特征在于，通過持續插入外部時鐘脈沖來改變比較頻率的相位大小，包括以下步驟：

1)通過鑒相器對輸入頻率f_i和比較頻率f_com進行鑒相，產生誤差信號v_o；

2)通過相位誤差計數器對誤差信號v_o進行計數，產生計數值N_x；

3)通過分頻器對外部時鐘2Nf_c進行二分頻，產生頻率相同、相位相差180°的兩路頻率信號f₁和f₂；

4)脈沖控制器根據計數值N_x的大小和奇偶性，對頻率信號f₁、f₂、2Nf_c選擇性輸出，控制脈沖控制器輸出的倍頻信號f_mul的輸出狀態，改變倍頻信號f_mul的頻率大小，從而使分頻后比較頻率f_com的相位與輸入頻率f_i一致；