[發明專利]用于光纖鏈路的差分CMOS TIA

有效

• 申請號: 201410461190.7
• 申請日: 2014-09-11
• 公開（公告）號: CN104467700B
• 公開（公告）日: 2019-02-15
• 發明（設計）人: 拉胡爾·施林加普列;湯姆·彼得·愛德華·布勒凱爾特;戈拉夫·馬哈詹
• 申請（專利權）人: 穎飛公司
• 主分類號: H03F3/08
• 分類號: H03F3/08;H01L27/092
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

本發明涉及用于光纖鏈路的差分COMS TIA。提供了一種跨阻抗放大器(TIA)裝置。該裝置包括耦接至具有第一和第二TIA的差分TIA的光電二極管，在其之后是電平移位/差分放大器(LS/DA)。光電二極管分別耦接在第一和第二TIA的第一和第二輸入端子之間。LS/DA分別可耦接至第一和第二TIA的第一和第二輸出端子。TIA裝置包括包含多個CMOS單元的半導體襯底，可使用28nm的加工技術將CMOS單元配置到第一和第二TIA中。每個CMOS單元可包括深n型阱區?？墒褂枚鄠€CMOS單元配置第二TIA，從而相對于施加至多個第二CMOS單元的每個的深n阱的電壓，第二輸入端子可操作在任何正電壓電平下。

相關申請的交叉引用

出于所有目的，本申請要求以下臨時申請的優先權并且通過引用結合以下臨時申請：于2013年9月25日提交的美國臨時申請61/882,576。

技術領域

本發明涉及TIA，并且更具體地，涉及用于光纖鏈路的差分CMOS TIA。

背景技術

CMOS技術通常用于設計實施光纖鏈路的通信系統。由于CMOS技術縮小為使電路和系統以更高的速度運行并且占用更小的芯片(管芯)面積，所以工作電源電壓減小為更低的功率。在深亞微米CMOS工序中的傳統FET晶體管具有非常低的擊穿電壓，結果，工作電源電壓保持在大約1伏特。為了更好的光電流響應性(photo-current responsivity)，在28G和10G光學接收器中使用的光檢測器(PD)在PD的陽極和陰極節點之間需要大于2伏特的偏置電壓。這些限制對通信系統規模(scaling)和性能的連續改進提出了重大的挑戰。

發明內容

本發明針對跨阻抗放大器(TIA)裝置以及在單個集成電路(IC)芯片裝置上配置的系統。更具體地，本發明的各種實施方式提供了一種自偏置(self-biased)跨阻抗放大器(TIA)裝置。

未來的1THz和400GHz光纖鏈路具有多個信道，這些信道在高速深亞微米CMOS技術中實現的單個硅芯片上具有28G和10G光學接收器(Rx)。由于CMOS技術縮小為使電路和系統以更高的速度運行并且占用更小的芯片(管芯)面積，所以工作電源電壓減小為更低的功率。在深亞微米CMOS工序中的傳統FET晶體管具有非常低的擊穿電壓，結果，工作電源電壓保持在大約1伏特。為了更好的光電流響應性，在28G和10G光學接收器中使用的光檢測器(PD)在PD的陽極和陰極節點之間需要大于2伏特的偏置電壓。

在實施方式中，本發明提供了跨阻抗放大器(TIA)裝置或者設置在單個集成電路(IC)芯片裝置上的系統。該裝置或系統包括耦接至差分TIA(在其之后是電平移位(levelshifting)/差分放大器(LS/DA))的光電二極管。差分TIA包括第一TIA和第二TIA。第一TIA可包括第一輸入端子和第一輸出端子。同樣，第二TIA可包括第二輸入端子和第二輸出端子。光電二極管耦接在第一輸入端子與第二輸入端子之間。LS/DA可耦接至第一輸出端子和第二輸出端子。

在實施方式中，本發明提供了自偏置差分TIA裝置。TIA裝置包括半導體襯底，半導體襯底包括多個CMOS單元?？墒褂?8nm的加工技術(process technology)配置這些CMOS單元。每個CMOS單元可包括深n型阱區。可使用多個第一CMOS單元來配置第一TIA，同時可使用多個第二CMOS單元來配置第二TIA，從而相對于至多個第二CMOS單元的每一個的深n阱的施加電壓，第二輸入端子可操作在任何正電壓電平下。

使用深n阱區，差分TIA可利用在TIA輸入處的可定制的偏置電壓自偏置?？墒褂萌魏握妷弘娖?2V、3V、5V等)，只要跨接TIA具有1V并且在第一TIA與第二TIA的輸入之間具有至少2-5V的差分電壓。光電二極管的特征可在于范圍從約0.6到約0.9安培/瓦的響應值。