[發明專利]一種中央處理器系統驗證方法及裝置

有效

• 申請號: 201410460966.3
• 申請日: 2014-09-11
• 公開（公告）號: CN104199777B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 廖裕民
• 申請（專利權）人: 福州瑞芯微電子股份有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 福州市景弘專利代理事務所(普通合伙)35219
• 代理人: 林祥翔,呂元輝

技術領域

本發明涉及一種性能驗證方法，尤其涉及一種中央處理器系統驗證方法及裝置。

背景技術

目前，異質多核結構可以兼顧高性能和低功耗的應用，是目前移動設備高性能處理器發展的趨勢。但是由于異質多核結構的電路結構和工作流程較復雜，所以驗證的難度較大。

發明內容

為解決上述問題，本發明提供一種中央處理器系統性能測試方法及裝置，實現在電路設計階段就可以針對性能運行軟件仿真，并得到具體而真實的性能數據。

本發明提供一種中央處理器系統性能測試方法，一種中央處理器系統驗證裝置，所述裝置包括低功耗處理器組與高性能處理器組，所述裝置還包括：任務判定單元，用于根據當前設備的運算任務負擔判定所述低功耗處理器組在單獨工作、所述高性能處理器組在單獨工作、還是所述低功耗處理器組與所述高性能處理器組同時工作；處理器開關控制單元，用于根據所述任務判定單元的判定結果關閉未工作的處理器組的電源；功耗分析單元，用于記錄所述低功耗處理器組和所述高性能處理器組的運行頻率和指令運行負擔；任務判定監視單元，用于根據所述功耗分析單元的記錄結果輸出相應的記錄結果文件以驗證所述低功耗處理器組與所述高性能處理器組的切換行為是否正確；cache使用率統計單元，用于在所述高性能處理器組單獨工作時、所述低功耗處理器組單獨工作時、或者所述低功耗處理器組與所述高性能處理器組同時工作時，得到cache的使用情況；cache一致性檢查單元， 用于監控所述低功耗處理器組和所述高性能處理器組在所述存儲器中相同地址的數據是否一致，以驗證不同存儲器中的一致性是否出錯；DDR效率監視單元，用于分析所述高性能處理器組單獨工作時、所述低功耗處理器組單獨工作時、或者所述低功耗處理器組與所述高性能處理器組同時工作時，獲得DDR的運行效率。

優選地，所述裝置的存儲單元被劃分為低功耗處理器驗證程序區間以及高性能處理器驗證程序區間，用于對應地存儲所述低功耗處理器程序與所述高性能處理器程序，通過將所述低功耗處理器程序和所述高性能處理器程序的初始化以使所述低功耗處理器組和所述高性能處理器組的運行代碼分別放在不同的地址空間。

優選地，所述cache使用率統計單元還用于監控cache中每條line的使用情況，輸出cache中的line有效使用，以得到所述高性能處理器組單獨工作時、所述低功耗處理器組單獨工作時、或者所述低功耗處理器組與所述高性能處理器組同時工作時，cache的使用情況。

優選地，所述裝置還包括：低功耗處理器cache，為所述低功耗處理器組中的處理器所使用的cache電路，用于緩存所述低功耗處理器組最近訪問過的數據和命令；高性能處理器cache，為所述高性能處理器組中的處理器所使用的cache電路，用于所述緩存高性能處理器組最近訪問過的數據和命令。

優選地，所述裝置還包括：ACE總線，用于支持所述低功耗處理器cache與所述高性能處理器cache與所述存儲器的多cache數據的一致性交互。

本發明還提供一種中央處理器系統驗證方法，所述方法包括：將存儲的低功耗處理器組程序與高性能處理器程序進行初始化，以將低功耗處理器組與高性能處理器組的運行代碼分別放在不同的地址；啟動所述低功耗處理器組和所述高性能處理器組，并根據當前的任務負擔判定是所述低功耗處理器組在單獨工作、所述高性能處理器組在單獨工作、或所述低功耗處理器組與所述高性能處理器組同時工作；根 據判定結果關閉不工作的處理器組的電源；記錄處于工作狀態的處理器組的運行頻率和指令運行負擔；輸出記錄的結果以驗證所述低功耗處理器組與所述高性能處理器組的切換行為是否正確；監控存儲器以得到所述存儲器的有效使用率，以得到所述高性能處理器組單獨工作時、所述低功耗處理器組單獨工作時、或者所述低功耗處理器組和所述高性能處理器組同時工作時，所述存儲器的使用情況；監控所述低功耗處理器組和所述高性能處理器組在所述存儲器中相同地址的數據是否一致，以驗證不同存儲器中的一致性是否出錯；分析所述高性能處理器組單獨工作時、所述低功耗處理器組單獨工作時、或者所述低功耗處理器組和所述高性能處理器組同時工作時，DDR的運行效率。

優選地，所述監控存儲器以得到所述存儲器的有效使用率的步驟具體為：監控cache中每條line的使用情況以輸出cache中的line有效使用率。

優選地，所述低功耗處理器組由低功耗低性能電路單元搭建，用于處理小任務；所述高性能處理器組由高性能且功耗較大的電路單元搭建，用于處理高性能任務。