[發明專利]位電平檢測電路以及方法

有效

• 申請號: 201410449335.1
• 申請日: 2014-09-04
• 公開（公告）號: CN104202040B
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 于利民
• 申請（專利權）人: 南京矽力杰半導體技術有限公司
• 主分類號: H03K19/173
• 分類號: H03K19/173
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種位電平檢測方法，其特征是，包括：

接收脈沖信號；

當所述脈沖信號由第一電平跳變為第二電平的第一跳變沿到來時刻開始，根據預定的時鐘信號，由零開始對所述時鐘信號進行加法計數，得到第一時鐘計數，

當所述脈沖信號由所述第二電平跳變為所述第一電平的第二跳變沿到來時刻開始，根據所述時鐘信號，在當前所述第一時鐘計數基礎上對所述時鐘信號進行減法計數，得到第二時鐘計數，輸出所述第二時鐘計數信號，

在下一所述第一跳變沿到來時刻，根據當前輸出的所述第二時鐘計數信號，輸出邏輯電平信號。

2.根據權利要求1所述的位電平檢測方法，其特征是，

所述第一電平為高電平，所述第二電平為低電平，所述第一跳變沿為下降沿。

3.根據權利要求1所述的位電平檢測方法，其特征是，

根據當前輸出當前的所述第二時鐘計數信號，輸出邏輯電平信號，包括：

當所述第二時鐘計數信號不為零時，輸出低電平的所述邏輯電平信號，否則，輸出高電平的所述邏輯電平信號。

4.根據權利要求1或2或3所述的位電平檢測方法，其特征是，

根據當前輸出當前的所述第二時鐘計數信號，輸出邏輯電平信號，包括：

接收所述第二時鐘計數信號，對所述第二時鐘計數信號的各位進行或運算，輸出邏輯信號；

在下一所述第一跳變沿到來時刻，對當前接收的所述邏輯信號取反輸出，即得所述邏輯電平信號。

5.根據權利要求1所述的位電平檢測方法，其特征是，

所述第一電平為低電平，所述第二電平為高電平，所述第一跳變沿為上升沿。

6.一種位電平檢測電路，其特征是，包括：

跳變沿檢測電路，用于監測脈沖信號跳變沿，當所述脈沖信號由第一電平跳變為第二電平的第一跳變沿到來時，向加減計數電路的復位端輸出復位信號，以供所述加減計數器復位；

所述加減計數電路，用于當所述第一跳變沿到來時刻開始，根據預定的時鐘信號，由零開始對所述時鐘信號進行加法計數，得到第一時鐘計數，當所述脈沖信號由所述第二電平跳變為所述第一電平的第二跳變沿到來時刻開始，根據所述時鐘信號，在當前所述第一時鐘計數基礎上對所述第一時鐘信號進行減法計數，得到第二時鐘計數，向邏輯電路輸出所述第二時鐘計數信號；

所述邏輯電路，用于在所述第一跳變沿到來時刻，根據當前輸入的所述第二時鐘計數信號，輸出邏輯電平信號。

7.根據權利要求6所述的位電平檢測電路，其特征是，

所述第一電平為高電平，所述第二電平為低電平，所述第一跳變沿為下降沿。

8.根據權利要求6或7所述的位電平檢測電路，其特征是，

所述邏輯電路包括：

或門電路，用于對所述第二時鐘計數信號進行或運算，向第一觸發器輸出邏輯信號；

所述第一觸發器，用于在所述第一跳變沿到來時刻，對當前接收的所述邏輯信號取反輸出，即得所述邏輯電平信號。