[發明專利]一種多通道任意定時器的實現方法

有效

• 申請號: 201410444963.0
• 申請日: 2014-09-03
• 公開（公告）號: CN104168149B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 劉雁行;胡強;許鵬
• 申請（專利權）人: 成都朗銳芯科技發展有限公司
• 主分類號: H04L12/24
• 分類號: H04L12/24;H04L12/26
• 代理公司: 四川力久律師事務所51221
• 代理人: 林輝輪,王蕓

1.一種多通道任意定時器實現方法，所述多通道任意定時器包括讀寫控制模塊、用于儲存定時計數數據的存儲模塊、用于存儲與所述定時計數數據一一對應的定時配置數據的定時配置模塊、用于判斷定時計數數據是否達到對應定時配置數據的定時判斷模塊、用于將定時計數數據加一或清零的累加模塊，所述讀寫控制模塊同時與所述存儲模塊和所述定時配置模塊連接，所述存儲模塊和所述定時配置模塊還同時與所述定時判斷模塊連接，所述定時判斷模塊與所述累加模塊連接，所述累加模塊與所述讀寫控制模塊連接，所述定時判斷模塊還包括用于在定時計數數據達到設定時間時輸出定時信號的定時輸出端口，其特征在于包含如下工作步驟：

包含由讀寫控制模塊控制讀取存儲模塊內存儲的定時計數數據與定時配置模塊內存儲的各個定時計數數據一一對應比較的定時配置數據作比較的步驟；

包含如所述定時計數數據未達到與之對應的定時配置數據時，所述累加模塊將所述定時計數數據加一后由讀寫控制模塊重新寫入存儲模塊并替換原定時計數數據的步驟；

包含如所述定時計數數據達到與之對應的定時配置數據時，所述定時判斷模塊輸出定時信號，同時累加模塊將所述定時計數數據清零后由讀寫控制模塊重新寫入存儲模塊并替換原定時計數數據的步驟。

2.如權利要求1所述的任意定時器實現方法，其特征在于，讀寫控制模塊對存儲模塊中包含的一個以上的定時通道從第1定時通道到第n定時通道依次讀寫一次，并循環進行，直至各個定時通道中的定時計數數據達到定時判斷模塊中的定時配置數據為止。

3.根據權利要求2所述的任意定時器實現方法，其特征在于，讀寫控制模塊對存儲模塊包含的1024個定時通道從第1定時通道到第1024定時通道依次讀寫一次，并循環進行。

4.根據權利要求2或3所述的任意定時器實現方法，其特征在于，所述讀寫控制模塊對所述存儲模塊中所有定時通道依次讀寫一次為一個定時步長，所述定時步長=讀寫控制模塊的時鐘周期*3*定時通道數。

5.根據權利要求4所述的任意定時器實現方法，其特征在于，所述定時配置模塊中各個寄存器存儲的定時配置數據為對應定時通道所需定時時間與定時步長的比值。

6.根據權利要求5所述的任意定時器實現方法，其特征在于，所述存儲模塊中每個定時通道均為不同的通信信道提供定時。

7.根據權利要求6所述的任意定時器實現方法，其特征在于，所述存儲模塊中部分定時通道可同時為一個通信信道提供不同層次定時。

8.根據權利要求6或7所述的任意定時器實現方法，其特征在于，所述定時計數數據初始值為零。