[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201410444601.1
• 申請日: 2014-09-03
• 公開（公告）號: CN104916619B
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 河崎一茂;栗田洋一郎
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體裝置，其特徵在于包含：

第1芯片，包括：第1半導體層，具有第1電路面、及所述第1電路面的相反側的第1背面；第1配線層，設置在所述第1電路面；第1背面電極，設置在所述第1背面；第1貫通電極，貫通所述第1半導體層而設置，并連接于所述第1背面電極及所述第1配線層；第1樹脂層，設置在與所述第1配線層的所述第1電路面相反的面；及第1接合金屬，貫通所述第1樹脂層，并連接于所述第1配線層；

第2芯片，層疊在所述第1芯片的所述第1配線層側，且包括：第2半導體層，具有與所述第1電路面對向的第2電路面、及所述第2電路面的相反側的第2背面；第2配線層，設置在所述第2電路面；第2背面電極，設置在所述第2背面；第2貫通電極，貫通所述第2半導體層而設置，并連接于所述第2背面電極及所述第2配線層；第2樹脂層，設置在與所述第2配線層的所述第2電路面相反的面，并與所述第1樹脂層接合；及第2接合金屬，貫通所述第2樹脂層，并連接于所述第2配線層，并接合于所述第1接合金屬；

第3芯片，層疊在所述第2芯片的所述第2背面側，且包括：第3半導體層，具有第3電路面、及位于所述第3電路面的相反側且與所述第2芯片對向的第3背面；第3配線層，設置在所述第3電路面；第3背面電極，設置在所述第3背面；第3貫通電極，貫通所述第3半導體層而設置，連接于所述第3背面電極及所述第3配線層；第3樹脂層，設置在與所述第3配線層的所述第3電路面相反的面；及第3接合金屬，貫通所述第3樹脂層，并連接于所述第3配線層；以及

凸塊，設置在所述第2背面電極與所述第3背面電極之間，并連接于第2背面電極與所述第3背面電極；

所述第1芯片與所述第2芯片的距離短于所述第2芯片與所述第3芯片的距離。

2.根據權利要求1所述的半導體裝置，其特徵在于：所述第1芯片、所述第2芯片及所述第3芯片的數據輸入輸出線是相對于共用的數據輸入輸出端子并列連接的存儲器芯片。

3.根據權利要求1或2所述的半導體裝置，其特徵在于還包含邏輯芯片，所述邏輯芯片設置在所述第1芯片的所述第1背面側，連接于所述第1貫通電極，控制所述第1芯片、所述第2芯片及所述第3芯片。

4.根據權利要求1或2所述的半導體裝置，其特徵在于：所述第1芯片與所述第2芯片的層疊體是具有連續的側面的長方體形狀。

5.根據權利要求1或2所述的半導體裝置，其特徵在于還包含第4芯片，所述第4芯片層疊在所述第3芯片的所述第3配線層側，且包括：第4半導體層，具有與所述第3配線層對向的第4電路面；及第4配線層，設置在所述第4電路面，并與所述第3配線層連接。

6.根據權利要求5所述的半導體裝置，其特徵在于：

所述第4芯片還包含第4貫通電極，所述第4貫通電極貫通所述第4半導體層而設置，并與所述第4配線層連接；

所述第3芯片與所述第4芯片的層疊體是具有連續的側面的長方體形狀。

7.根據權利要求1或2所述的半導體裝置，其特徵在于還包括：

密封樹脂，設置在所述第2芯片與所述第3芯片之間；

所述第1樹脂層與所述第2樹脂層的填料含量少于所述密封樹脂的填料含量。

8.一種半導體裝置的制造方法，其特徵在于：

使包含具有第1電路面與所述第1電路面的相反側的第1背面的第1基板、設置在所述第1電路面的第1配線層、設置在所述第1配線層上的第1樹脂層、及貫通所述第1樹脂層并與所述第1配線層連接的第1接合金屬的第1晶片的所述第1電路面和

包含具有第2電路面與所述第2電路面的相反側的第2背面的第2基板、設置在所述第2電路面的第2配線層、及設置在所述第2配線層上的第2樹脂層、及貫通所述第2樹脂層并與所述第2配線層連接的第2接合金屬的第2晶片的所述第2電路面對向，

且使所述第1接合金屬與所述第2接合金屬彼此在加壓及加熱下接合，將所述第1樹脂層與所述第2樹脂層、及所述第1晶片與所述第2晶片貼合；

在所述第1晶片與所述第2晶片貼合的狀態下，對所述第1基板從所述第1背面側進行研磨；

在通過所述研磨被薄化的所述第1基板，形成貫通所述第1基板而到達至所述第1配線層的第1貫通電極；

在所述第1背面上形成與所述第1貫通電極連接的第1背面電極；

于在形成著所述第1背面電極的所述第1基板的所述第1背面側貼附有支撐體的狀態下，對所述第2基板從所述第2背面側進行研磨；

在通過所述研磨被薄化的所述第2基板，形成貫通所述第2基板而到達至所述第2配線層的第2貫通電極；

在所述第2背面上形成與所述第2貫通電極連接的第2背面電極；

形成所述第2貫通電極之后，去除所述支撐體，并將所述第1晶片與所述第2晶片的接合體單片化成多個芯片；

將包含具有第3電路面與位于所述第3電路面的相反側的第3背面的第3基板、設置在所述第3電路面的第3配線層、貫通所述第3基板而到達所述第3配線層的第3貫通電極、及設置在與所述第3配線層的所述第3電路面相反的面的第3樹脂層、及設置在所述第3背面上且與所述第3貫通電極連接的第3背面電極的第3芯片，以單片化的所述第2晶片的所述第2背面與所述第3背面對向的方式，層疊在所述第2晶片上，且隔著凸塊將所述第2背面電極與所述第3背面電極連接；且

所述第1基板與所述第2基板的距離短于所述第2基板與所述第3基板的距離。