[發(fā)明專利]具有公共源極線屏蔽電路的存儲器設(shè)備

有效

• 申請?zhí)枺?/td>: 201410444511.2
• 申請日: 2014-09-03
• 公開（公告）號: CN104425023B
• 公開（公告）日: 2018-02-23
• 發(fā)明（設(shè)計）人: 北川真;J·賈瓦尼法德
• 申請（專利權(quán)）人: 索尼半導(dǎo)體解決方案公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 中國國際貿(mào)易促進委員會專利商標(biāo)事務(wù)所11038
• 代理人: 李曉芳

1.一種存儲器設(shè)備，包括：

多個存儲器瓦塊，每個瓦塊包括作為局部公共源極線板的CSL板、多個位線和多個字線，每個耦接到多個存儲器單元；以及

屏蔽電路，耦接到每個存儲器瓦塊，用于基于全局公共源極線控制是否升高局部CSL板和所述多個位線，

所述屏蔽電路包括：

Vss輸入，接收表示全局公共源極線是否被耦接到Vss電壓的信號；

VSET輸入，接收表示全局公共源極線是否被耦接到作為置位操作電壓的VSET電壓的信號；以及

故障輸入，由故障電路生成，所述故障電路接收與輸出故障位的多個數(shù)據(jù)鎖存器對應(yīng)的信號，每個數(shù)據(jù)鎖存器耦接到所述多個位線中的對應(yīng)位線，

其中Vss輸入、VSET輸入和故障輸入被耦接到屏蔽電路的邏輯部分，所述邏輯部分具有耦接到用于每個存儲器瓦塊的CSL驅(qū)動器的控制輸出，控制是將CSL升高到VSET還是將CSL保持在Vss。

2.如權(quán)利要求1所述的存儲器設(shè)備，所述屏蔽電路還包括：

Vss部分，其包括：

具有反相的第一輸出的第一AND門，其中到第一AND門的輸入包括所述Vss輸入和所述故障輸入；以及

具有耦接到第一AND門的輸出的反相的輸入的第一反相器，第一反相器具有將局部CSL板和所述多個位線驅(qū)動到Vss的Vss輸出；以及

VSET部分，其包括：

第二反相器，具有所述故障輸入作為輸入；

第二AND門，具有第一反相的輸入和第二反相的輸入，其中第二反相器的輸出被耦接到第一反相的輸入并且VSET輸入被耦接到第二反相的輸入；以及

第三反相器，具有耦接到第二AND門的輸出的輸入，第三反相器具有將局部CSL板和所述多個位線驅(qū)動到VSET的VSET輸出。

3.如權(quán)利要求2所述的存儲器設(shè)備，還包括：

多個位線驅(qū)動器，與每個存儲器瓦塊中的所述多個位線對應(yīng)；和

CSL驅(qū)動器，耦接到用于每個存儲器瓦塊的CSL板。

4.如權(quán)利要求3所述的存儲器設(shè)備，每個CSL驅(qū)動器包括：

第一晶體管，具有耦接到VSET輸出的柵極和耦接到VSET電壓的源極；以及

第二晶體管，具有耦接到Vss輸出的柵極和耦接到Vss電壓的源極，

其中第一晶體管和第二晶體管被在每個晶體管的漏極處耦接。

5.如權(quán)利要求4所述的存儲器設(shè)備，其中CSL驅(qū)動器的輸出被從每個晶體管的漏極耦接到局部CSL板。

6.如權(quán)利要求4所述的存儲器設(shè)備，其中第一晶體管是P型晶體管。

7.如權(quán)利要求3所述的存儲器設(shè)備，所述多個位線驅(qū)動器中的每一個包括：

第四反相器，具有耦接到VSET輸出的輸入；

具有反相的輸出的第三AND門，具有置位脈沖使能信號和作為到第三AND門的輸入的故障位；

OR門，具有耦接到第四反相器的輸出和第三AND門的輸出的反相的輸入；

第一晶體管，具有耦接到OR門的輸出的柵極和耦接到VSET電壓的源極；以及

第二晶體管，具有耦接到OR門的輸出的柵極和耦接到Vss電壓的源極，其中第一晶體管和第二晶體管被在漏極處耦接。

8.如權(quán)利要求7所述的存儲器設(shè)備，其中第一晶體管是P型晶體管。

9.如權(quán)利要求7所述的存儲器設(shè)備，其中CSL驅(qū)動器的輸出被從晶體管的漏極耦接到局部CSL板。

10.如權(quán)利要求3所述的存儲器設(shè)備，所述故障電路包括：

讀取多個故障位的多個OR門，每個故障位從鎖存器的每一個輸出，其中當(dāng)耦接到所述多個OR門中的一個OR門的故障位中的一個為高時，該一個OR門生成高輸出，否則該一個OR門生成低輸出。