[發明專利]一種橫向SOI功率LDMOS器件有效
| 申請號: | 201410439282.5 | 申請日: | 2014-08-29 |
| 公開(公告)號: | CN104201206A | 公開(公告)日: | 2014-12-10 |
| 發明(設計)人: | 羅小蓉;田瑞超;魏杰;李鵬程;徐青;石先龍;尹超;張波 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/423;H01L29/08 |
| 代理公司: | 成都宏順專利代理事務所(普通合伙) 51227 | 代理人: | 李玉興 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 橫向 soi 功率 ldmos 器件 | ||
技術領域
本發明屬于半導體功率器件技術領域,涉及橫向功率半導體器件,尤其是橫向SOI功率LDMOS(Lateral?Double-diffusion?Metal?Oxide?Semiconductor?field?effect?transistor,橫向雙擴散金屬-氧化物-半導體場效應晶體管)器件。
背景技術
功率MOSFET(metal?oxide?semiconductor?Field-Effect?Transistor)是多子導電型器件,屬于場控功率器件,具有輸入阻抗高、速度快、易驅動、頻率高、導通電阻低、正溫度系數、安全工作區寬及可并聯使用等諸多優點。對常規MOSFET而言,高耐壓需要較長的漂移區長度和較低的漂移區摻雜濃度。然而,隨著漂移區長度的增加,電流流通路徑增長,導致漂移區的電阻將以超線性關系升高,器件導通電阻(Ron)增加,開態功耗增加,器件比導通電阻正比于擊穿電壓的2.5次方。與縱向器件相比,橫向MOSFET輕摻雜漂移區的增長,導致芯片面積等比例增加,器件的比導通電阻增加。因此,硅極限問題(Ron,sp∝BV2.5)嚴重制約著橫向器件的發展。
為了緩解比導通電阻和擊穿電壓的矛盾關系,業內研究者進行了大量研究。RESURF(Reduced?Surface?Field,降低表面電場)技術是改善橫向器件擊穿電壓與比導通電阻矛盾的常用技術,該技術通過二維耗盡,降低器件表面電場峰值而避免提前擊穿,同時能提高漂移區濃度而降低導通電阻。但double/triple?RESURF中p-top/p-buried層需要占用部分電流流經面積而不利于導通電阻的進一步降低。
超結(Super?junction)的提出打破了傳統功率MOS器件的硅極限,提高了器件的耐壓,降低了導通電阻。超結理論提出,在縱向功率器件中采用交替的P柱區和N柱區結構作為漂移區,N柱區和P柱區相互完全耗盡。N柱區中的電離施主正電荷發出的電力線大部分被P柱區的電離受主負電荷終止,整個耐壓層類似一個本征耐壓層,能承受更高的耐壓。因此,N柱區中的摻雜濃度可以得到提高,導通電阻大大降低,改變比導通電阻與耐壓的2.5次方關系。1998?F.Udrea等提出一種三維RESURF結構【A?new?class?of?lateral?power?devices?for?HVIC’s?based?on?the?3D?RESURF?concept,IEEE,BCTM】,該結構將縱向超結中的N柱區和P柱區橫向交替排列,構成橫向超結。理論上,N柱區和P柱區之間電荷相互補償,能獲得較高的耐壓,但橫向超結由于P型襯底對N柱區也存在相互耗盡作用,導致N柱區和P柱區不能完全耗盡,電荷平衡性被打破,耐壓降低,這就是襯底輔助耗盡效應。
場板技術是應用較廣泛的結終端技術之一,在橫向器件中,場板能優化器件表面電場,提高耐壓,緩解擊穿電壓與比導通電阻的矛盾關系。中國專利(201310202668.X,2013.05.28【一種具有結型場板的功率LDMOS器件】)提出一種具有結型場板的LDMOS,該結構在常規LDMOS的襯底中形成與襯底摻雜類型相反的埋層,在漂移區表面形成由PN結構成的結型場板。結型場板中的PN結電場能調制器件表面電場,使表面電場分布更均勻,提高器件的擊穿特性。同時,反向阻斷時,結型場板對漂移區輔助耗盡,提高漂移區摻雜濃度,降低漂移區電阻,但該器件的導通電阻仍取決于漂移區摻雜濃度。
以上提及的RESURF、超結和場板技術均通過提高漂移區摻雜濃度來降低導通電阻,因此比導通電阻強烈依賴于漂移區摻雜濃度,但器件獲得高耐壓需較低的漂移區濃度,導致擊穿電壓與比導通電阻的矛盾關系。
發明內容
針對擊穿電壓與比導通電阻的矛盾關系,本發明提供一種橫向SOI功率LDMOS器件,該橫向SOI功率LDMOS器件具有槽型輔助積累結構。正向導通狀態下,槽型輔助積累結構在漂移區中形成電荷積累層,構成電流低阻通道,顯著降低器件比導通電阻。由于開態電流大部分流經電荷積累層,而電荷積累層主要由外加柵壓和槽型輔助積累結構的隔離介質決定。因此本發明的比導通電阻幾乎不受漂移區摻雜濃度影響,打破了常規功率器件比導通電阻依賴漂移區摻雜濃度的定律,有效緩解了器件的比導通電阻Ron,sp與耐壓BV之間2.5次方的矛盾。
本發明技術方案如下:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學;,未經電子科技大學;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410439282.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種太陽能電池組件用透明背板
- 下一篇:一種無結場效應晶體管及其制備方法
- 同類專利
- 專利分類





