[發明專利]混合信號電路

有效

• 申請號: 201410437686.0
• 申請日: 2014-08-29
• 公開（公告）號: CN104467855B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 揚·朱索·德迪克;約翰·詹姆斯·當松
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 杜誠;陳煒

公開了一種混合信號電路，該電路包括：ADC單元的陣列，被配置為以時間交織方式進行操作，并且每個ADC單元可在一系列時間窗中的每個時間窗內進行操作以將模擬輸入值轉換成對應的數字輸出值，每個轉換包括子轉換操作的序列，序列的每個相繼的子轉換操作是通過在前的子轉換操作的完成來觸發的；以及控制器，其中：至少一個ADC單元可進行操作以用作報告ADC單元，并且針對一個或更多個被監視的所述轉換中的每一個，指示子轉換操作中的特定的子轉換操作在所涉及的時間窗期間是否完成，并且控制器可操作用于考慮至少一個這樣的指示并且根據該被考慮的指示或每個被考慮的指示來控制電路。

技術領域

本發明涉及混合信號電路，更具體地涉及使用逐次逼近型寄存器(SAR)的ADC(模擬-數字轉換器)電路。

可認為逐次逼近轉換是由子轉換操作序列組成的轉換處理的一個示例。根據本發明的ADC電路可具有特定用途，例如，作為在EP-A1-2211468中所公開的采樣電路中在路徑的端部處所使用的ADC電路(子ADC單元)。

背景技術

作為背景，將考慮EP-A1-2211468中公開的采樣電路的各方面。

圖1是可應用本發明的模擬-數字電路40的示意圖。電路40包括采樣器42、作為示例時鐘信號發生器的壓控振蕩器(VCO)44、解復用器46、ADC組48、數字單元50和校準單元52。

采樣器42被配置為執行四向或四相時間交織，以通過電流導引將輸入電流I_IN分成四個時間交織樣本流A至D。為此，VCO 44是可操作用于輸出彼此相位相差90°的四個時鐘信號例如作為四個升余弦信號的正交VCO。例如，VCO 44可以是使得電路40能夠具有64 GS/s的總采樣率的共用16GHz的正交VCO。

流A至D中的每一個均包括如圖1所示串聯連接在一起的解復用器(DEMUX)46和ADC組48。采樣器42在電流模式下進行操作，并且相應地，流A至D實際上是源自(并且一起構成)輸入電流I_IN的電流脈沖的四個時間交織流，每個流均具有為總采樣率的四分之一的采樣率。繼續以總采樣率為64 GS/s為示例，流A至D中的每一個可具有16 GS/s采樣率。

關注作為示例的流A，n向解復用器46首先對電流脈沖流進行解復用。解復用器46是電流導引解復用器，并且其執行與采樣器42相似的功能，將流A分成n個時間交織流，每個時間交織流具有等于總采樣率的 1/4n的采樣率。解復用器46可以單個級或以一系列級來執行1:n解復用。例如，在n＝80的情況下，解復用器46可借助于第一1:8級、之后是第二1:10級來執行1:n解復用。

從解復用器46輸出的n個流傳遞到ADC組48中，該ADC組48包含n個ADC子單元，每個ADC子單元可操作用于將其輸入脈沖流轉換成數字信號，例如，轉換成8位數字值。相應地，n個數字流從ADC組48傳遞到數字單元50。在n＝80的情況下，ADC子單元的轉換率會比總采樣率慢320(4×80)倍。

流B、C和D類似于流A進行操作，相應地，省略重復描述。在n＝80的上述情況下，可認為電路40包括在四個ADC組48之間劃分的320個ADC子單元。

因而，四組n個數字流輸入到數字單元50，該數字單元50對這些流進行復用以產生代表模擬輸入信號(電流I_IN)的單個數字輸出信號。示意性地，產生單個數字輸出的該想法可以為真，然而，在實際的實現方式中，可優選地從ADC組并行地輸出數字輸出信號。

校準單元52被連接以從數字單元50接收一個或多個信號，并且基于該信號確定要施加至采樣器42、VCO 44、解復用器46和ADC組48中的一個或更多個的控制信號。