[發明專利]微處理器及其執行方法

有效

• 申請號: 201410431656.9
• 申請日: 2014-08-28
• 公開（公告）號: CN104239273B
• 公開（公告）日: 2019-08-06
• 發明（設計）人: G·葛蘭·亨利;史蒂芬·嘉斯金斯
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種微處理器，其特征在于，包括：

多個處理核；

服務處理單元，其用于執行用以調試上述微處理器的操作；以及

第一存儲器，其能由上述服務處理單元及上述多個處理核所存取，

其中上述多個處理核的至少一處理核被配置為將修補寫入上述第一存儲器，其中上述修補包括一或多個指令，上述一或多個指令在由上述至少一處理核寫入上述第一存儲器后，由上述服務處理單元從上述第一存儲器中提取并執行。

2.根據權利要求1所述的微處理器，其特征在于，上述多個處理核具有指令集架構，其中上述服務處理單元為架構上不可見以執行上述多個處理核的上述指令集架構的指令。

3.根據權利要求1所述的微處理器，其特征在于，還包括：

第二存儲器，被配置為保存要由上述服務處理單元從上述第二存儲器中提取并執行的指令，其中上述第二存儲器是只讀存儲器。

4.根據權利要求3所述的微處理器，其特征在于，還包括：

暫存器，被配置為儲存地址，其中上述暫存器能由上述多個處理核的上述至少一處理核所寫入，

其中上述服務處理單元被配置為：在上述服務處理單元被重置之后，在上述暫存器中指定的地址處從上述第一存儲器或上述第二存儲器提取并執行上述服務處理單元的第一指令。

5.根據權利要求1所述的微處理器，其特征在于，上述第一存儲器還被配置為保存由所有上述多個處理核所執行的微碼所讀取及寫入的數據。

6.根據權利要求1所述的微處理器，其特征在于，還包括：

高速緩沖存儲器，由上述多個處理核共享，

其中上述服務處理單元被配置為寫入控制暫存器，以停止上述多個處理核的一或多個處理核發出請求到所共享的高速緩沖存儲器。

7.根據權利要求1所述的微處理器，其特征在于，還包括：

高速緩沖存儲器，由上述多個處理核共享，

其中上述服務處理單元被配置為寫入控制暫存器，以停止所共享的高速緩沖存儲器確認由上述多個處理核產生的至所共享的高速緩沖存儲器的請求。

8.根據權利要求1所述的微處理器，其特征在于，還包括：

高速緩沖存儲器，由上述多個處理核共享，

其中上述服務處理單元被配置為寫入控制暫存器，以調整所共享的高速緩沖存儲器的大小。

9.根據權利要求1所述的微處理器，其特征在于，還包括：

總線接口，被配置為接合上述微處理器外部的系統總線，

其中上述服務處理單元被配置為寫入控制暫存器，以控制上述總線接口在上述系統總線中執行處理。

10.根據權利要求1所述的微處理器，其特征在于，還包括：

可編程中斷控制器，用以控制至上述微處理器的中斷請求，

其中上述服務處理單元被配置為寫入控制暫存器，以控制上述可編程中斷控制器模擬針對上述多個處理核的輸入/輸出裝置。

11.根據權利要求1所述的微處理器，其特征在于，

上述多個處理核的每一處理核包括多個功能單元；以及

上述服務處理單元被配置為寫入控制暫存器，以配置上述多個處理核中的上述多個功能單元的一或多個功能單元的性能特征，其中上述性能特征為如下一或多個性能特征：分支預測演算法及數據預提取演算法。