[發明專利]用于高速閃存存儲器系統的位線調節器

有效

• 申請號: 201410429526.1
• 申請日: 2014-07-22
• 公開（公告）號: CN105336369B
• 公開（公告）日: 2019-09-10
• 發明（設計）人: 錢曉州;周耀;盛斌;彭家旭;朱瑤華
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: G11C16/24
• 分類號: G11C16/24
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 蔣駿;陳嵐

技術領域

公開了一種用于在高速閃存存儲器系統中使用的位線調節器。

背景技術

閃存存儲器系統是眾所周知的。閃存存儲器系統通常包括一或多個閃存存儲器單元的陣列。該單元被組織為在陣列內的行和列。每一個行被字線激活，且每一個列被位線激活。因此，對于讀或寫操作，通過斷言特定的字線和特定的位線來訪問特別的閃存存儲器單元。

在一些現有技術的系統中，在讀操作期間，位線將在非常短的周期中由位線調節器準確地預充電到偏置電壓。這提高了系統的速度和準確性。

因為閃存存儲器系統已經變得更快，所以現有技術的位線調節器在系統能夠運行多快中已經變成了限制因素。例如，如果閃存存儲器系統在100MHz或更快處操作，則位線調節器必須在1ns或更少中對位線進行預充電。現有技術的位線調節器不能在這種速度下操作。

現有技術的位線調節器的一些示例包括利用Vt箝位電路，運算放大器，或者NMOS跟隨器的位線調節器。這些現有技術的系統不能在更高的速度下準確地操作。

需要的是改進的位線調節器設計，其能夠在高速下操作。進一步需要的是能夠在存儲器系統的操作期間因為操作條件改變以及過程改變而進行自動微調的位線調節器。

發明內容

公開了一種用于在閃存存儲器系統中使用的改進的位線調節器。位線調節器能夠進行自動微調，使得位線偏置電壓因為操作條件改變而進行調整。

附圖說明

圖1描繪了包括了位線調節器的閃存存儲器系統的實施例。

圖2描繪了位線調節器的實施例。

圖3描繪了采樣和保持電路以及比較器的實施例。

圖4描繪了示出位線調節器的微調的示例性時序圖。

具體實施方式

參考圖1，描繪了閃存存儲器系統100的實施例。如現有技術中已知的，閃存存儲器系統100包括閃存存儲器陣列180，列多路復用器170，以及讀出放大器160a...160n(其中n是整數)。讀出放大器160a...160n中的每一個讀出放大器用來在讀操作期間讀取存儲在存儲器單元中的電壓，該存儲器單元在對應于位線的列中。

閃存存儲器系統100還包括可微調的位線調節器系統110，其包括位線調節器120，采樣和保持電路130，比較器140，以及判優器150。

位線調節器120接收參考電壓VREF，并且輸出預充電的位線195(標記為VBL)。用于VREF的示例性值是1.0伏特。將預充電的位線195提供給讀出放大器160a...160n中的每一個讀出放大器，并通過讀出放大器對在讀操作期間使用的位線進行預充電。

采樣和保持電路130接收預充電的位線195以及控制信號/ATD。采樣和保持電路130將在控制信號/ATD的邊緣對預充電的位線195進行采樣，并將結果輸出到比較器140。

比較器140還接收參考電壓VREF，并且輸出指示VREF是大于還是小于接收自采樣和保持電路130的信號的信號。

判優器150接收比較器140的輸出。如果VREF大于采樣和保持電路130的輸出，則判優器將調整微調位190以使位線調節器增加預充電的位線195的電壓。如果VREF等于或小于采樣和保持電路130的輸出，則判優器將調整微調位190以使位線調節器減小預充電的位線195的電壓。

參考圖2，描繪了關于位線調節器120的實施例的附加的細節。位線調節器120包括放大器201。放大器201在它的正輸入端上接收VREF，并輸出電壓BIAS，其中，BIAS＝VREF+NMOS晶體管202的閾值電壓。放大器201的負輸入端是節點250，其將等于VREF。輸出(VBL)將等于VREF-NMOS晶體管205的閾值電壓，如果NMOS晶體管205和NMOS晶體管202非常好的匹配，則所述輸出(VBL)將在VREF周圍。控制信號ATD由反相器204接收來以產生/ATD。當ATD是高的時，/ATD將是低的，并且結果，PMOS晶體管208，221，231....241將被打開。當ATD是低的時，/ATD將是高的，并且結果，PMOS晶體管208，221，231....241將被關斷。