[發明專利]器件

無效

• 申請號: 201410427550.1
• 申請日: 2014-08-27
• 公開（公告）號: CN104425427A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: U·漢森
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/488
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 侯鳴慧

技術領域

本發明涉及具有至少兩個MEMS元件和/或ASIC元件的器件，這些元件被設置在一個共同的殼體中。

背景技術

對于用戶的應用及在汽車技術中經常需要在一個封裝殼體內組合不同的元件，例如MEMS元件及ASIC元件，這些元件在其功能上相互補充。為此將這些元件相互并列地或相互重疊地設置在一個共同的載體、例如一個引線框架(QFN)或一個疊層襯底(LGA)上并與該載體形成電連接，例如借助金屬連接線來連接。以此方式使元件相互連接及通過載體也可形成外部電接觸。在第一級安裝的范圍中載體上的元件仍還將封裝。這使封裝體的第二級安裝簡化并在第二級安裝時保護元件以免損壞及在使用位置上抗外部干擾的影響。在許多應用中為此元件用模注材料注塑包封。根據另一封裝方案將一個蓋件放置在元件上面并與載體連接。基于載體的封裝體在第二級安裝的范圍中通常用載體放置到一個印刷電路板上，以便然后用回流軟熔焊接方法機械地固定及形成電接觸。

在任何情況下在實現封裝殼體時應考慮到元件的功能。這尤其適用于需要一個介質入口的傳感器應用，例如壓力傳感器及微音器元件。

無論模制殼體還是具有蓋件的殼體必需在一個單獨的工序中制造，這就是說在一個適配于器件各個組成部分的個別尺寸及功能要求的工序中制造，這使成本相對地高。

器件結構中的或由器件的第二級安裝引起的機械應力尤其在傳感器器件的情況下將導致其性能受損。公知的器件方案對此特別無抵抗力，因為ASIC元件及MEMS元件在這里被固定在用于第二級安裝的安裝載體上。

發明內容

通過本發明提出了用于具有至少兩個元件的器件的封裝方案，該方案可用標準工序并尤其用標準部件非常簡單及成本上有利地轉換應用。這里兩個元件既可均為MEMS元件也可均為ASIC元件或各為一個MEMS元件及一個ASIC元件。此外根據本發明的封裝方案可實現具有相對小的“腳印”的封裝殼體，它的元件在該器件結構中在很大程度上得到應力的脫耦。

根據本發明將這樣來實現它，即將至少一個第一元件安裝在一個扁平的第一載體上并與第一載體電連接；將至少一個第二元件安裝在一個扁平的第二載體上并與第二載體電連接；將這兩個載體這樣相互疊置并通過側壁相互連接，以致第一及第二元件被設置在兩個載體之間的一個空腔中；及側壁至少部分地由多個焊料珠的一個相互緊靠著的排構成，通過這些焊料珠也使兩個載體形成電連接。

因此根據本發明的封裝方案在于：器件以夾層形式裝配。器件殼體基本上由兩個扁平的載體組成，這兩個載體相互獨立地安裝器件的元件及安裝焊料珠或焊料球。然后通過這些焊料珠使兩個載體側面或多或少環繞地相互連接，以致載體的安裝元件的面相互面對著。在此情況下也形成了兩個載體之間的電連接，以致器件在第二級安裝的范圍中總地通過兩個載體之一可形成電接觸。作為載體可使用傳統的引線框架或疊層襯底。載體的元件安裝及焊料珠的放置借助微系統技術的標準方法來實現。器件的對應力特別敏感的元件被設置在不用作第二級安裝的安裝載體的那個載體上。由此可使安裝引起的機械應力至少對于器件的一部分元件來說明顯地減小。此外根據本發明的封裝方案開辟了一個可能性，即將在兩個載體上安裝的元件重疊地布置。由此可使所謂“腳印”、即在第二級安裝時器件所需的安裝面積簡易地減小，而無需大的制造成本。

鑒于器件EMV特性的改善證明了：使用具有至少一個接地面的層疊板作為用于元件的整體或殼體部分是有利的。

銅柱尤其適用來實現器件殼體的側壁。但側壁也可包括無源電元件，例如電阻和/或電容器，它們也可用標準的設備及用標準的工序放置到載體上。因為這些無源電元件不僅用作兩個載體之間的距離保持，而且在相應連接的情況下也構成兩個載體的觸點之間一個橫向電阻或橫向電容，所以必需這樣選擇它們，即它們對器件的電路功能無不利影響或為電路的組成部分。

如果器件功能需要一個介質接口，例如在壓力傳感器或微音器器件的情況下，則該介質接口將有利地構成在側壁的區域中。以此方式可放棄器件的一個或兩個載體的專門的預批量生產。因為根據本發明的器件的第二級安裝通過兩個載體之一來進行，所以至少該載體應裝備用于器件的外部電接觸的連接焊點。

附圖說明

如以上所討論的，以有利的方式對本發明進行配置及進一步構型存在各種可能性。對此一方面可參閱從屬于權利要求1的權利要求及另一方面可參閱以下關于根據本發明的封裝方案的兩個實施例的說明。

圖1a-1e借助一個器件100在組建期間的各組成部分的概要截面圖所表示的根據本發明的封裝方案，及