[發明專利]n溝道非易失性存儲元件及其編譯方法

有效

• 申請號: 201410427477.8
• 申請日: 2014-08-27
• 公開（公告）號: CN104332469B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 顧經綸
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11558
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

1.一種n溝道非易失性存儲元件，其特征在于，包括：

p型半導體襯底，其包括n型摻雜的源區和漏區，以及位于所述源區和漏區之間的p型摻雜的暈圈注入區；以及

位于所述p型半導體襯底上所述n型摻雜的源區和漏區之間的柵極結構，該柵極結構從所述p型半導體襯底向上依次包括柵氧化層、多晶硅浮柵、中間絕緣層和控制柵極，

其中，當所述n溝道非易失性存儲元件編譯時，通過在所述控制柵極上施加一正的柵極電壓、在所述源區施加一0V的源極電壓、在所述漏區施加大于所述源極電壓的漏極電壓以及在所述襯底上施加一正的襯底電壓，在所述柵極電壓和源極電壓的電壓差作用下使得所述暈圈注入區靠近所述源區和柵氧化層的區域中產生帶帶遂穿電子，該帶帶遂穿電子在所述襯底電壓和源極電壓的電壓差作用下加速并在所述柵極電壓作用下進入所述柵氧化層。

2.根據權利要求1所述的n溝道非易失性存儲元件，其特征在于，所述柵極電壓為10V～15V，所述漏極電壓為1.5V～2V，所述襯底電壓為3V～4V。

3.根據權利要求1所述的n溝道非易失性存儲元件，其特征在于，所述暈圈注入區摻雜硼，其能量為2KeV～4KeV，劑量為1e¹³/cm²～1e¹⁴/cm²，摻雜濃度為5e¹⁷/cm³～5e¹⁸/cm³。

4.根據權利要求1所述的n溝道非易失性存儲元件，其特征在于，所述中間絕緣層包括第一氧化層、氮化硅層和第二氧化層。

5.根據權利要求1所述的n溝道非易失性存儲元件，其特征在于，所述控制柵極的厚度為70～150nm，所述柵氧化層的厚度為6～10nm，所述中間絕緣層的厚度為12～20nm，所述多晶硅浮柵的厚度為100～300nm。

6.根據權利要求4所述的n溝道非易失性存儲元件，其特征在于，所述第一氧化層的厚度為3～5nm、氮化硅層的厚度為6～10nm、第二氧化層的厚度為3～5nm。

7.一種n溝道非易失性存儲元件的編譯方法，該存儲元件包括p型半導體襯底，位于該襯底內的n型摻雜的源區和漏區，位于所述源區和漏區之間的p型摻雜的暈圈注入區；以及位于該源區和漏區之間的該襯底上的一柵極結構，其中該柵極結構由該p型半導體襯底往上依次包括柵氧化層、多晶硅浮柵、中間絕緣層和控制柵極，其特征在于，該編譯方法包括：

對該控制柵極施加一正的柵極電壓，對該源區施加0V的源極電壓，對該漏區施加大于所述源極電壓的漏極電壓，以及對該襯底施加一正的襯底電壓，在所述柵極電壓和源極電壓的電壓差作用下使得所述暈圈注入區靠近所述源區和柵氧化層的區域中產生帶帶遂穿電子，該帶帶遂穿電子在所述襯底電壓和源極電壓的電壓差作用下加速并在所述柵極電壓作用下進入所述柵氧化層。

8.根據權利要求7所述的編譯方法，其特征在于，所述柵極電壓為10V～15V，所述漏極電壓為1.5V～2V，所述襯底電壓為3V～4V。

9.根據權利要求7所述的編譯方法，其特征在于，所述暈圈注入區摻雜硼，其能量為2KeV～4KeV，劑量為1e¹³/cm²～1e¹⁴/cm²，摻雜濃度為5e¹⁷/cm³～5e¹⁸/cm³。

10.根據權利要求7所述的編譯方法，其特征在于，所述控制柵極的厚度為70～150nm，所述柵氧化層的厚度為6～10nm，所述中間絕緣層的厚度為12～20nm，所述浮柵的厚度為100～300nm；所述中間絕緣層包括第一氧化層、氮化硅層和第二氧化層；所述第一氧化層的厚度為3～5nm、氮化硅層的厚度為6～10nm、第二氧化層的厚度為3～5nm。