[發明專利]一種基于仿真的故障注入攻擊方法和裝置

有效

• 申請號: 201410427401.5
• 申請日: 2014-08-27
• 公開（公告）號: CN104391784B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 黃慧敏;陳波濤
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及芯片系統安全攻擊技術，具體指一種基于仿真的故障注入攻擊方法和裝置。該方法可應用于安全芯片的仿真驗證過程中，確保在芯片流片前通過仿真方法量化安全芯片對故障注入攻擊的防護能力。

背景技術

在信息安全領域中，集成電路的發展以及應用技術的不斷發展，智能卡等安全芯片越來越多地承載著個人和商業機密信息。隨著測量和分析技術的不斷進步，對于密碼的攻擊不再僅僅局限于密碼算法本身，對于其載體芯片的攻擊也日益成熟并不斷發展，因此芯片本身的安全問題也逐漸受到人們的廣泛關注。

針對芯片故障注入攻擊，實現檢錯、容錯、糾錯的基本防護設計思想是加入冗余，實現對錯誤的檢測和糾錯。從實現方式上看，可以在硬件上增加冗余，如添加校驗位，模塊復制等。也可以在軟件上增加冗余，如多次計算等。從冗余的類型上看，加入冗余的類型可以分為空間冗余、時間冗余、信息冗余。空間冗余基本的方式是復制，可以是等同復制，也可以是差異復制。時間冗余基本的方式是重復。信息冗余指的是添加校驗位等。

這些防護方法對芯片運算性能和面積影響比較大，尤其對智能卡而言，由此帶來性能降低，面積和功耗增加的代價可能難以接受的。因此怎樣在最短的時間內，以最小的代價盡早評估防故障設計的安全防御效果，從而優選性價比最高的防御設計方案，對安全芯片系統設計具有重要意義。

針對芯片安全防護設計的評測方法主要是攻擊。其中故障注入攻擊原理是通過改變芯片運行的環境參數，如電壓、溫度、光強、電離射線等，或通過改變芯片內部器件特性，從而改變芯片的電性能，使芯片內部電路發生故障，誘發芯片的失效行為，導致芯片出錯。而芯片輸出的錯誤結果可以被用來推導出需要的密鑰等敏感信息。

常見方法有利用有源探針改變芯片內部信號值，通過芯片接口在電源上注入電壓毛刺，在時鐘、復位上注入時鐘毛刺或復位毛刺，或者利用激光照射、電磁信號干擾改變芯片內部器件電特性。

通過以上分析可見，通常故障注入攻擊均需要使用特殊儀器設備才能夠實施，且只能針對硅片形式的芯片實現進行。同時故障注入攻擊通常會造成芯片內部產生一種或多種故障，其數量難以控制，具體故障器件、信號不可見，失效行為難以觀測。對芯片安全防護設計方案評測而言，所需設備代價高昂，所需時間周期極長，攻擊效果不直接，分析復雜，對評測人員技術水平要求高。

發明內容

本發明解決的技術問題在于針對芯片故障注入防護設計，提供一種基于仿真的故障注入攻擊方法。該方法不需要使用特殊儀器設備，在芯片流片之前，即可實施故障注入攻擊，對芯片防故障設計的防護效果進行評測。該方法可獨立于安全防護電路的實現方式，在芯片開發流程的任何環節使用。仿真方法實現故障注入攻擊，可實現故障注入的最大可控性和芯片失效行為的最大可觀測性，極大提高芯片安全防護設計方案的評測和分析效率，間接保證芯片電路系統的安全性。

本發明的技術方案如下：

一種基于仿真的故障注入攻擊方法，其特征在于，包括如下步驟：

1)根據待測芯片安全設計防護目標，建立對應芯片運行環境或運行場景的激勵文件庫集合。

2)根據待測芯片電路的安全設計防護目標，建立對應故障類型的故障庫；

3)通過激勵文件裝載控制將待測芯片電路與激勵文件庫相連；

4)通過故障注入控制將待測芯片電路與故障庫相連；

5)將待測芯片電路備份為參考芯片電路，通過激勵文件裝載控制將參考芯片電路與激勵文件庫相連；

6)仿真控制從激勵文件庫中選擇指定激勵，同時加載運行于待測芯片電路和參考芯片電路，從故障庫中選擇指定類型的故障，在激勵運行期間注入到待測芯片電路。根據故障注入攻擊的要求，調度和匹配一次完整的故障注入攻擊中，對應多次多個故障的注入，激勵文件的多次自動裝載和運行；

7)在仿真運行過程中，在線采集待測芯片電路和參考芯片電路中，所有與安全防護設計目標相關的信息；

8)在仿真運行過程中，實時監控待測芯片電路激勵運行和故障注入控制，判斷單次故障注入是否結束，單次激勵運行是否結束。通過比對待測芯片電路和參考芯片電路的輸出，判斷待測芯片電路是否失效；

9)在故障注入攻擊結束后，根據采集的仿真數據信息，分析待測芯片電路是否能夠防御選定的故障注入，防御效率和可靠性。同時可分析仿真故障注入實現方法的攻擊效率。

其中上述步驟1)中根據待測芯片安全設計防護目標，建立對應芯片運行環境或運行場景的激勵文件庫集合，包括如下內容：