[發明專利]字長可切換緩存系統

在審

• 申請號: 201410426516.2
• 申請日: 2014-08-27
• 公開（公告）號: CN105373490A
• 公開（公告）日: 2016-03-02
• 發明（設計）人: 孟凡金;曹一君;嚴偉
• 申請（專利權）人: 孟凡金;曹一君;嚴偉
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到處理器和其他應用芯片的緩存的硬件設計。

背景技術

緩存在計算機系統和其他應用處理系統中扮演者及其重要的角色，它的設計的好壞直接影響處理器的處理能力。而目前32位及64位指令集同時被廣泛的應用于不同領域。因此緩存系統的兼容性設計好壞，對于一款處理器的應用范圍有著重要作用。

在64位兼容32位的過程中，簡單地忽略64位的高32位，取低32位為32位的指令或數據。這種方法將造成一半的緩存存儲空間浪費。使得程序執行過程中的命中效率降低。

發明內容

因此在實際中需要一種硬件緩存，這種緩存可以根據具體的應用程序來配置成不同的字長模式（32位或64位），從而保持存儲器單元的高使用率。

為此，本發明提出硬件模式切換的實現方法及硬件實現。每次改變字長模式時，緩存外部存儲器到緩存系統的映射關系會發生改變。緩存系統擁有可根據不同設置對緩存內部存儲器尋址范圍進行改變的控制單元，以使得高速存儲單元被充分使用。

附圖說明：

圖1為一種切換字長模式的緩存系統的實現方法；

圖2為組相聯結構緩存系統的地址空間一般劃分方法；

圖3為多路組相聯結構硬件緩存的原理描述圖；

圖4為多路組相聯結構硬件緩存的簡化框圖;

圖5為一種切換字長模式的緩存系統的硬件實現結構;

圖6為SET地址到TAG和數據存儲器組地址映射單元的實現實例。

具體實施方式：

以下將結合附圖及實施例來詳細說明本發明的實施方式。需要說明，如不沖突，本發明實施例以及實施例中的各個特征可以相互結合，均在本發明的保護范圍之內。本發明是一種可配置可切換的硬件緩存結構的設計，它可應用于計算機系統緩存設計，包括個人電腦，服務器和平板電腦；同時也適用于手機，數碼相機，游戲機和學習機；同時也適用于數字信號處理器。

硬件緩存映射主要有三種方式：直接匹配，N路組相聯和全相聯結構。直接匹配緩存盡管在電路邏輯上十分簡單，但是存在顯著的沖突問題。由于多個不同的內存塊僅共享一個緩存塊，一旦發生緩存失效就必須將緩存塊的當前內容清除出去。這種做法不但因為頻繁的更換緩存內容造成了大量延遲，而且未能有效利用程序運行期所具有的時間局部性。

組相聯（SetAssociativity）是解決這一問題的主要辦法。全相聯是組相聯的極端形式。使用組相聯的緩存把存儲空間組織成多個組，每個組有若干數據塊。通過建立內存數據和組索引的對應關系，一個內存塊可以被載入到對應組內的任一路上（Way）。

圖1為組相聯結構緩存地址空間的一般劃分方式。需要說明，采用不同的命名方式不影響本發明的權利要求。按照多路組相聯緩存系統(N-Wayset-associativecache)的原理地址被分為三個部分。TAG，SET，和ByteOffset。TAG的寬度，SET的寬度以及字節偏移的寬度可以由以下公式計算得到：

目前無論是支持32位字長或者64位字長的處理器，大部分都使用多路組相聯結構緩存。本發明的核心思想是：通過一種簡單的改變地址映射的方式，在緩存從64位模式切換到32位模式過程中，利用少量的額外控制模塊使得緩存可存儲的指令數量及數據數量（字數）擴大一倍。

本發明提出的一種方法，按照圖2流程圖所描繪方式為進行模式切換。

S1-32位比特字長模式；

S2-將緩存系統中TAG存儲模塊中儲存的地址做無效化處理。例如將TAG有效標志置為無效；

S3-根據多路組相聯緩存地址空間劃分方法。將SET地址寬度減少一位，TAG地址寬度增加一位；

S4-32位比特字長模式；

S5-根據多路組相聯緩存地址空間劃分方法。將SET地址寬度增加一位，TAG地址寬度減少一位；

圖3為多路組相聯結構硬件緩存的原理描述圖。對緩存系統的訪問地址，按照圖1劃分方式，分為三個部分。利用SET地址部分選中TAG存儲器和數據存儲器各一個SET的內容。TAG存儲器被選中SET的數據被讀出，并與訪問地址的TAG部分的值進行比較。若相同，則表示命中，被選中的數據存儲器的內容被作為命中的數據塊讀出。這個過程將對N路（WAY）數據同時進行操作，因為所需數據可能被存放于N路中任意一個路中。ByteOffset地址對數據塊中的數據進行選擇，最后輸出所需數據。