[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的形成方法

有效

• 申請?zhí)枺?/td>: 201410425882.6
• 申請日: 2014-08-26
• 公開（公告）號: CN105448696B
• 公開（公告）日: 2018-09-07
• 發(fā)明（設(shè)計）人: 蔣莉
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/304
• 分類號: H01L21/304
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華;吳敏

一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成至少一個隔離結(jié)構(gòu)；在所述隔離結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽；在所述凹槽內(nèi)填充滿半導(dǎo)體材料層，且半導(dǎo)體材料層高于所述半導(dǎo)體襯底，所述高于半導(dǎo)體襯底的半導(dǎo)體材料層呈分立結(jié)構(gòu)；采用化學(xué)機械研磨的方法去除高于所述半導(dǎo)體襯底的半導(dǎo)體材料層，所述化學(xué)機械研磨包括粗研磨和精研磨，采用粗研磨去除高于所述半導(dǎo)體襯底的半導(dǎo)體材料層的上部分；采用精研磨去除高于所述半導(dǎo)體襯底的半導(dǎo)體材料層的下部分。采用本發(fā)明的方法能夠提高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及半導(dǎo)體結(jié)構(gòu)的形成方法。

背景技術(shù)

隨著集成電路制造技術(shù)的不斷發(fā)展，晶體管的特征尺寸也越來越小，在晶體管特征尺寸不斷縮小情況下，為了提高晶體管的源極和漏極的電子遷移速率，材料為鍺的有源區(qū)被引入到P型晶體管和N型晶體管中。

圖1～圖4是現(xiàn)有技術(shù)中的一種半導(dǎo)體結(jié)構(gòu)的形成方法的剖面結(jié)構(gòu)流程示意圖。參考圖1～圖4，具體形成過程如下：

參考圖1，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100包括NMOS區(qū)域A和PMOS區(qū)域B。NMOS區(qū)域A用來形成NMOS晶體管，PMOS區(qū)域B用來形成PMOS晶體管。在NMOS區(qū)域A的半導(dǎo)體襯底100內(nèi)形成至少一個淺溝槽隔離結(jié)構(gòu)(STI)101。在PMOS區(qū)域B的半導(dǎo)體襯底100內(nèi)形成至少一個淺溝槽隔離結(jié)構(gòu)201。

接著，參考圖2，刻蝕NMOS區(qū)域A的淺溝槽隔離結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底形成NMOS區(qū)域A的凹槽103，凹槽103的深度小于淺溝槽隔離結(jié)構(gòu)101的深度。刻蝕PMOS區(qū)域B的淺溝槽隔離結(jié)構(gòu)201兩側(cè)的半導(dǎo)體襯底形成PMOS區(qū)域B的凹槽203，凹槽203的深度小于淺溝槽隔離結(jié)構(gòu)201的深度。

接著，參考圖3，在NMOS區(qū)域A的凹槽103內(nèi)形成鍺層104a，NMOS區(qū)域A的鍺層104a填充滿凹槽103且高于半導(dǎo)體襯底100，NMOS區(qū)域A的鍺層104a在凹槽103中的部分被淺溝槽隔離結(jié)構(gòu)101隔離,NMOS區(qū)域A的鍺層104a高于半導(dǎo)體襯底100的部分呈分立結(jié)構(gòu)。在PMOS區(qū)域B的凹槽203內(nèi)形成鍺層204a，PMOS區(qū)域B的鍺層204a填充滿凹槽203且高于半導(dǎo)體襯底，PMOS區(qū)域B的鍺層204a在凹槽203的部分被淺溝槽隔離結(jié)構(gòu)201隔離，PMOS區(qū)域B的鍺層204a高于半導(dǎo)體襯底100的部分呈分立結(jié)構(gòu)。

接著，參考圖4，采用化學(xué)機械研磨的方法將高于半導(dǎo)體襯底的NMOS區(qū)域A的鍺層104a和PMOS區(qū)域B的鍺層204a去除。NMOS區(qū)域A中的凹槽103內(nèi)形成剩余鍺層104b。PMOS區(qū)域B的凹槽203內(nèi)形成剩余鍺層204b。這樣，就形成了NMOS區(qū)域A的有源區(qū)和PMOS區(qū)域B的有源區(qū)。

接著，在NMOS區(qū)域A的有源區(qū)上形成NMOS區(qū)域A的柵極結(jié)構(gòu)，在NMOS區(qū)域A的柵極結(jié)構(gòu)的周圍形成側(cè)墻，以NMOS區(qū)域A的側(cè)墻為掩膜，在NMOS區(qū)域A側(cè)墻兩側(cè)的有源區(qū)進行N型離子注入，形成NMOS區(qū)域A的源極和漏極。在PMOS區(qū)域B的有源區(qū)上形成PMOS區(qū)域B的柵極結(jié)構(gòu)，在PMOS區(qū)域B的柵極結(jié)構(gòu)的周圍形成側(cè)墻，以PMOS區(qū)域B的側(cè)墻為掩膜，在PMOS區(qū)域B的側(cè)墻兩側(cè)的有源區(qū)進行P型離子注入，形成PMOS區(qū)域B的源極和漏極。

然而，采用現(xiàn)有技術(shù)的方法，形成的NMOS區(qū)域A的有源區(qū)和形成的PMOS區(qū)域B的有源區(qū)的性能不佳。

發(fā)明內(nèi)容

本發(fā)明解決的問題是采用現(xiàn)有技術(shù)的方法，形成的NMOS區(qū)域的有源區(qū)和形成的PMOS區(qū)域的有源區(qū)的性能不佳，從而使半導(dǎo)體結(jié)構(gòu)的性能不佳。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：

提供半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上形成至少一個隔離結(jié)構(gòu)；

在所述隔離結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽；