[發明專利]EEPROM存儲陣列及EEPROM

有效

• 申請號: 201410425309.5
• 申請日: 2014-08-26
• 公開（公告）號: CN104157306B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 胡劍;楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華,吳敏

1.一種EEPROM，其特征在于，包括：

EEPROM存儲陣列；

行譯碼電路，適于在所述EEPROM執行擦除操作時：提供8V～9V電壓至與待擦除存儲單元連接的字線，提供-6V～-8V電壓至與所述待擦除存儲單元連接的第一控制柵線和第二控制柵線，提供0V電壓至未與所述待擦除存儲單元連接的第一控制柵線、第二控制柵線以及字線；

列譯碼電路，適于在所述EEPROM執行擦除操作時：提供偏置電壓至與所述待擦除存儲單元連接的位線、源線以及所述待擦除存儲單元所在子存儲陣列的P型阱區，提供0V電壓至未與所述待擦除存儲單元連接的位線、源線以及除所述待擦除存儲單元所在子存儲陣列之外的子存儲陣列的P型阱區，所述偏置電壓的電壓值為負；

所述EEPROM存儲陣列包括：

M條字線、M條第一控制柵線、M條第二控制柵線、N條位線、N條源線以及M行、N列呈陣列排布的EEPROM存儲單元，M、N為正整數且N為8的整數倍；

所述EEPROM存儲單元包括P型阱區、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，第m行EEPROM存儲單元的中間電極均連接第m條字線，第m行EEPROM存儲單元的第一控制柵極均連接第m條第一控制柵線，第m行EEPROM存儲單元的第二控制柵極均連接第m條第二控制柵線，第n列EEPROM存儲單元的漏極均連接第n條位線，第n列EEPROM存儲單元的源極均連接第n條源線，1≤m≤M，1≤n≤N；

每L列EEPROM存儲單元共用P型阱區形成子存儲陣列，所述子存儲陣列的P型阱區位于半導體襯底的深N阱隔離區內，L≤N且L為8的整數倍；

所述列譯碼電路包括地址譯碼器以及N/L個子譯碼單元；

所述地址譯碼器適于對所述EEPROM接收的地址信號進行譯碼以產生N/L個位線使能信號，所述子存儲陣列、所述子譯碼單元以及所述位線使能信號一一對應，所述位線使能信號在其對應的子存儲陣列被選中時有效，否則無效；

所述子譯碼單元包括偏置電路、源線譯碼電路以及位線譯碼電路；

所述偏置電路的第一輸入端適于接收擦除使能信號，所述偏置電路的第二輸入端適于接收所述子譯碼單元對應的位線使能信號，所述偏置電路的輸出端連接所述源線譯碼電路的輸入端、所述位線譯碼電路的輸入端以及所述子譯碼單元對應的子存儲陣列的P型阱區，在所述擦除使能信號和所述子譯碼單元對應的位線使能信號均有效時，所述偏置電路的輸出端的電壓值等于所述偏置電壓的電壓值，否則為0V；

所述源線譯碼電路適于在所述擦除使能信號有效時導通所述源線譯碼電路的輸入端與所述子譯碼單元對應的子存儲陣列的源線；

所述位線譯碼電路適于在所述擦除使能信號有效時導通所述位線譯碼電路的輸入端與所述子譯碼單元對應的子存儲陣列的位線。

2.如權利要求1所述的EEPROM，其特征在于，所述偏置電壓的電壓值為-1.5V～-3V。

3.如權利要求1所述的EEPROM，其特征在于，所述偏置電路包括第一非門電路、第一與非門電路、第二非門電路、第一PMOS晶體管、第二PMOS晶體管、第一CMOS反相器、第二CMOS反相器以及第三CMOS反相器；

所述第一非門電路的輸入端作為所述偏置電路的第二輸入端，所述第一非門電路的輸出端連接所述第一與非門電路的第一輸入端；

所述第一與非門電路的第二輸入端作為所述偏置電路的第一輸入端，所述第一與非門電路的輸出端連接所述第二非門電路的輸入端和所述第一PMOS晶體管的柵極；

所述第二非門電路的輸出端連接所述第二PMOS晶體管的柵極；

所述第一PMOS晶體管的源極、所述第一CMOS反相器的第一電源端、所述第二CMOS反相器的第一電源端以及所述第二PMOS晶體管的源極適于接收所述EEPROM的電源電壓，所述第一PMOS晶體管的漏極連接所述第一CMOS反相器的輸出端和所述第二CMOS反相器的輸入端；

所述第二PMOS晶體管的漏極連接所述第一CMOS反相器的輸入端、所述第二CMOS反相器的輸出端以及所述第三CMOS反相器的輸入端；

所述第一CMOS反相器的第二電源端、所述第二CMOS反相器的第二電源端以及所述第三CMOS反相器的第二電源端適于接收電荷泵電壓，所述電荷泵電壓的電壓值在所述擦除使能信號有效時等于所述偏置電壓的電壓值，否則為0V；

所述第三CMOS反相器的第一電源端接地，所述第三CMOS反相器的輸出端作為所述偏置電路的輸出端。