[發(fā)明專利]一種FLASH的控制方法和控制器

在審

• 申請?zhí)枺?/td>: 201410415763.2
• 申請日: 2014-08-20
• 公開（公告）號: CN105373338A
• 公開（公告）日: 2016-03-02
• 發(fā)明（設(shè)計）人: 臧曉峰;于翔
• 申請（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 蔣雅潔;張穎玲

1.一種閃存FLASH的控制器，其特征在于，包括：地址控制單元、高速 緩存、擦除單元和FLASH命令執(zhí)行單元，

所述地址控制單元，用于接收中央處理器CPU輸入的FLASH讀或?qū)懨睢? FLASH的讀或?qū)懙刂泛烷L度、以及芯片內(nèi)部緩存buffer的地址，向所述FLASH 命令執(zhí)行單元發(fā)送讀或?qū)懨畈⒔邮账鯢LASH命令執(zhí)行單元返回的命令執(zhí) 行狀態(tài)、或向所述擦除單元發(fā)送擦除命令；

所述高速緩存，用于緩存來自所述內(nèi)部buffer的預寫入FLASH的數(shù)據(jù)、或 從所述FLASH命令執(zhí)行單元讀出的數(shù)據(jù)，將從所述FLASH命令執(zhí)行單元讀出 的數(shù)據(jù)發(fā)送到所述內(nèi)部buffer、或?qū)⑺鰞?nèi)部buffer中預寫入FLASH的數(shù)據(jù)發(fā) 送至所述FLASH命令執(zhí)行單元；

所述FLASH命令執(zhí)行單元，用于執(zhí)行所述地址控制單元發(fā)送的讀或?qū)懨? 令、或執(zhí)行所述擦除單元發(fā)送的擦除命令，并向所述地址控制單元返回命令執(zhí) 行狀態(tài)，所述FLASH命令執(zhí)行單元在執(zhí)行讀命令時將讀出的數(shù)據(jù)發(fā)送至所述 高速緩存，在執(zhí)行寫命令時對所述高速緩存發(fā)送的數(shù)據(jù)執(zhí)行FLASH寫入；

所述擦除單元，用于執(zhí)行所述地址控制單元發(fā)送的擦除命令，并在擦除完 成后通知所述地址控制單元向所述FLASH命令執(zhí)行單元發(fā)送寫命令。

2.根據(jù)權(quán)利要求1所述FLASH的控制器，其特征在于，所述地址控制單 元進一步用于，將收到的所述讀或?qū)懨顚懭朊罴拇嫫鳎瑢⑹盏降乃? FLASH的讀或?qū)懙刂穼懭隖LASH地址寄存器，將收到的所述FLASH的讀或 寫長度寫入長度寄存器，將收到的所述內(nèi)部buffer的地址寫入FLASH的buffer 地址寄存器。

3.根據(jù)權(quán)利要求1或2所述FLASH的控制器，其特征在于，所述地址控 制單元進一步用于，在收到所述CPU輸入的FLASH讀命令、FLASH的讀地址 和長度、以及內(nèi)部buffer的地址時，判斷所述FLASH的讀地址和長度是否頁對 齊；在收到所述CPU輸入的FLASH寫命令、FLASH的寫地址和長度、以及內(nèi) 部buffer的地址時，判斷所述FLASH的寫地址和長度是否塊對齊；

根據(jù)所述判斷結(jié)果，所述地址控制單元向所述FLASH命令執(zhí)行單元發(fā)送 相應命令，所述FLASH命令執(zhí)行單元執(zhí)行相應處理。

4.根據(jù)權(quán)利要求3所述FLASH的控制器，其特征在于，

所述地址控制單元在判斷所述FLASH的讀地址和長度頁對齊時，按頁依 次發(fā)送讀命令和頁地址給所述FLASH命令執(zhí)行單元；

所述FLASH命令執(zhí)行依據(jù)所述讀命令和頁地址按頁讀取數(shù)據(jù)并送入所述 高速緩存，在完成每頁數(shù)據(jù)讀取時將執(zhí)行狀態(tài)發(fā)送給所述地址控制單元，并在 達到所述FLASH的讀長度或所述高速緩存滿時，通知所述CPU通知所述地址 控制單元將所述高速緩存中的數(shù)據(jù)發(fā)送到所述內(nèi)部buffer；

所述地址控制單元在判斷所述FLASH的讀地址和長度頁不對齊時，按頁 依次發(fā)送讀命令、頁地址和頁內(nèi)偏移地址給所述FLASH命令執(zhí)行單元；

所述FLASH命令執(zhí)行單元依據(jù)所述讀命令、頁地址和頁內(nèi)偏移地址按頁 讀取數(shù)據(jù)并送入所述高速緩存，在完成每頁數(shù)據(jù)讀取時將執(zhí)行狀態(tài)發(fā)送給所述 地址控制單元，并在達到所述FLASH的讀長度或所述高速緩存滿時，通知所 述CPU通知所述地址控制單元將所述高速緩存中的數(shù)據(jù)發(fā)送到所述內(nèi)部buffer； 所述地址控制單元還用于，依據(jù)所述頁地址和頁內(nèi)偏移地址對所述高速緩存中 的數(shù)據(jù)進行整理。